(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2003 年2 月20 日 (20.02.2003)

PCT

(10) 国際公開番号 WO 03/015169 A1

ル・エス・アイ・システムズ内 Tokyo (JP). 増村 温

夫 (MASUMURA, Yoshio) [JP/JP]; 〒187-8522 東京都 小平市 上水本町 5 丁目 2 2 番 1 号 株式会社日立 超エル・エス・アイ・システムズ内 Tokyo (JP). 今

健夫 (KON,Takeo) [JP/JP]; 〒187-8522 東京都 小平市 上水本町 5 丁目 2 2番 1 号 株式会社日立超エル・

エス・アイ・システムズ内 Tokyo (JP). 川島 行雄 (KAWASHIMA,Yukio) [JP/JP]; 〒187-8522 東京都 小

平市 上水本町 5 丁目 2 2 番 1 号 株式会社日立超工

(51) 国際特許分類⁷: H01L 27/04, 21/3205, G06K 19/00, G06F 12/14, H01L 27/10, B42D 15/10

(21) 国際出願番号:

PCT/JP02/06577

(22) 国際出願日:

2002 年6 月28 日 (28.06.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

部本は

特願2001-239009 2001年8月7日(07.08.2001) JP

(71) 出願人 (米国を除く全ての指定国について): 株式会社 日立製作所 (HITACHI, LTD.) [JP/JP]; 〒101-8010 東京都 千代田区 神田駿河台四丁目 6 番地 Tokyo (JP). 株式会社日立超エル・エス・アイ・システムズ (HITACHI ULSI SYSTEMS CO., LTD.) [JP/JP]; 〒187-8522 東京都 小平市上水本町 5 丁目 2 2番 1 号 Tokyo (JP).

(74) 代理人: 筒井 大和 (TSUTSUI,Yamato); 〒160-0023 東京都 新宿区 西新宿 8 丁目 1 番 1 号 アゼリアビル 3 階 筒井国際特許事務所 Tokyo (JP).

ル・エス・アイ・システムズ内 Tokyo (JP).

(81) 指定国 (国内): CN, JP, KR, SG, US.

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

添付公開書類:

-- 国際調査報告書


2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 水野 寛隆 (MIZUNO,Hirotaka) [JP/JP]; 〒187-8522 東京都 小平 市 上水本町 5 丁目 2 2 番 1 号 株式会社日立超エ

(54) Title: SEMICONDUCTOR DEVICE AND IC CARD

(54) 発明の名称: 半導体装置およびICカード



(57) Abstract: Wirings (5A, 5B) for supplying a power supply voltage to supply a drive voltage to an integrated circuit in a semiconductor chip (3) is so formed as to cover a major surface of the semiconductor chip (3). If the wirings (5A, 5B) are removed so as to analyze the information stored in the semiconductor chip (3), the integrated circuit does not operate to prevent the information analysis. A process detecting circuit for detecting process of the wirings (5A, 5B) is provided. When the process detecting circuit detects process of the wirings (5A, 5B), the integrated circuit is reset. Thus, the security of the information stored in a semiconductor device can be improved.

/続葉有/

(57) 要約:

半導体チップ3の集積回路に駆動電圧を供給する電源電圧供給用の配線5A,5Bを、半導体チップ3の主面を覆うように配置し、半導体チップ3に記憶された情報を解析するために配線5A,5Bを除去してしまうと集積回路が動作せず情報解析ができないような構成とした。また、配線5A,5Bの加工を検出する加工検出回路を設ける。加工検出回路が配線5A,5Bの加工を検出すると、集積回路にリセットをかけるように構成する。これにより、半導体装置に記憶された情報のセキュリティ性を向上させることができる。

明細書

半導体装置およびICカード

5 技術分野

本発明は、半導体装置およびIC (Integrated Circuit) カード技術に関し、特に、半導体装置に記憶された情報のセキュリティ技術に適用して有効な技術に関するものである。

10 背景技術

{ }

()

本発明者らが検討した I Cカードは、内蔵した C P U (Central Processing Unit) の機能によりメモリのリード/ライトが管理され、暗号処理をカード自身に持たせた高いセキュリティ機能を持ち、記憶容量が磁気カードに比べて30~100倍大きいという特徴があることから、例えば金融、流通、医療、交通、運輸または教育等における情報記憶媒体として期待されている。一般的な I Cカードの構造は、名刺サイズほどのプラスチックの薄板の一部に凹部を形成し、その凹部内に、パッケージングされた半導体チップを埋め込むことで構成されている。その半導体チップの最上層には、半導体チップの主面を全体的に覆うように絶縁材料からなる表面保護膜が形成されている。また、半導体チップの主面上に配置されたメラインやコントロールライン等のような配線は、その上層に配置された多層配線によって覆われている。

なお、半導体装置の情報のセキュリティ性を向上させる技術としては、例えば特開平11-145401号公報に記載があり、シリコン基板に形成された素子の上層に、その素子を覆うように導体層を設ける構造が開示されている。

25 ところが、上記ICカードのセキュリティ技術においては、以下の課題があることを本発明者らは見出した。すなわち、上記シールド層を薬品によって全部除去した後、半導体装置を動作させた状態で、バスラインや信号ラインに解析用の針を直接当てることにより、半導体装置の情報を解析できる場合があるという問題がある。また、バスラインや信号ラインを多層配線技術を用いて覆っているも

のの、モジュール等の入力口部では電源配線のレイアウトの都合上覆いきれない 隙間が生じてしまう。その隙間を通じて解析用の針を当てることにより、半導体 装置の情報を解析できる場合があるという問題がある。

本発明の目的は、半導体装置に記憶された情報のセキュリティ性を向上させる 5 ことのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

発明の開示

10 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

すなわち、本発明は、半導体チップの上層に配置された所定の配線を除去また は切断すると、前記半導体チップに記憶された情報を解析することが不可能とな るようにしたものである。

15 また、本発明は、半導体チップの上層に配置された所定の配線の加工を検出する加工検出回路を設けるものである。

図面の簡単な説明

図1は本発明の一実施の形態であるICカード(半導体装置)の平面図である。

図 2 は図 1 の X 1 - X 1 線の断面図である。

図3は図2の変形例のICカードにおける図1のX1-X1線の断面図である。

図4は図1のICカードを構成する半導体チップの平面図である。

図5は図4の半導体チップの主面における素子領域の要部平面図である。

25 図6は図5の半導体チップの要部断面図である。

図7は本発明の他の実施の形態であるICカード(半導体装置)を構成する半 導体チップの平面図である。

図8は本発明の他の実施の形態であるICカードを構成する半導体チップの変形例の平面図である。

図9は本発明の他の実施の形態であるICカードを構成する半導体チップの変形例の平面図である。

- 図10は図9のX3-X3線の断面図である。
- 図11は本発明の他の実施の形態であるICカードを構成する半導体チップ 5 の一例の平面図である。
 - 図12は本発明の他の実施の形態であるICカードを構成する半導体チップの一例の平面図である。
 - 図13は図12の加工検出回路の一例の回路図である。
 - 図14は図13の加工検出回路図の動作の説明図である。
- 10 図15は図12の半導体チップの要部拡大平面図である。
 - 図16は図15のX4-X4線の断面図である。
 - 図17は本発明の他の実施の形態であるICカードの加工検出回路の接続構成の説明図である。
 - 図18は図4の半導体チップの主面における平面図である。
- 15 図19は本発明の他の実施の形態である半導体装置を構成する半導体チップ の平面図である。
 - 図20は図19の半導体チップに配置されたシールドの説明図である。
 - 図21は図20の要部拡大平面図である。
 - 図22は本実施の形態9の半導体装置のレイアウト層構造の説明図である。
- 20 図23は図22の要部平面図である。
 - 図24は図23からシールド機能を有する配線を外して示した平面図である。
 - 図25はシールドを配置する領域の細分化の例を示す平面図である。
 - 図26はアクティブシールド用の配線の一例の平面図である。
 - 図27はアクティブシールド用の配線の一例の平面図である。
- 25 図28はアクティブシールド用の配線の一例の平面図である。
 - 図29はアクティブシールド用の配線の一例の平面図である。
 - 図30はシールドを配置する領域を細分化した各領域毎のアクティブシールド用の配線の配置例の平面図である。
 - 図31はシールドを配置する領域を細分化した各領域毎のアクティブシール

(]

ド用の配線の配置例の平面図である。

図32は本発明の他の実施の形態である半導体装置のシールドシステムを構成する配線と検出素子との配置の説明図である。

図33は本発明の他の実施の形態である半導体装置のシールドシステム例の 5 説明図である。

図34は本発明のさらに他の実施の形態である半導体装置のシールドシステムを構成例の説明図である。

図35は本発明の他の実施の形態である半導体装置のシールドシステム例の説明図である。

10 図36は本発明の他の実施の形態である半導体装置のシールドシステム例の 説明図である。

図37は本発明の他の実施の形態である半導体装置のシールド用配線の一例の平面図である。

図38はシールドを配置する領域の細分化の例を示す平面図である。

15 図39はシールドを配置する領域の細分化の例を示す平面図である。

図40は、本発明の他の実施の形態であるICカードを構成する半導体チップの要部拡大平面図である。

発明を実施するための最良の形態

20 以下の実施の形態においては便宜上その必要があるときは、複数のセクション または実施の形態に分割して説明するが、特に明示した場合を除き、それらはお 互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補 足説明等の関係にある。

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含 25 む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定 される場合等を除き、その特定の数に限定されるものではなく、特定の数以上で も以下でも良い。

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)

?•

()

5

は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態で用いる図面においては、平面図であっても図面を見易く 10 するためにハッチングを付す場合もある。

また、本実施の形態においては、電界効果トランジスタを代表するMIS・FET (Metal Insulator Semiconductor Field Effect Transistor) をMISと略し、pチャネル型のMIS・FETをpMISと略し、nチャネル型のMIS・FETをnMISと略す。

15 以下、本発明の実施の形態を図面に基づいて詳細に説明する。

(実施の形態1)

図 1 は、本実施の形態 1 の 1 Cカード (半導体装置) の全体平面図を示している。また、図 2 は、図 1 の X 1 - X 1 線の断面図を示している。

このICカード1は、例えば電子マネー、クレジットカード、携帯電話、有料20 衛星放送受信機、身分証明書、免許書、保険証、電子カルテ、電子乗車券等、金融、流通、医療、交通、運輸または教育等における各種の情報記憶媒体として使用されている。ICカード1のカード本体1Sは、例えば平面長方形状のプラスチックの薄板からなる。カード本体1Sの縦横寸法は、例えば85.47~85.72×53.92×54.03cm程度、厚さは、例えば0.68~1.84mm程度である。

このカード本体1Sの主面側の一部には、平面略矩形状の情報格納領域IMAが設けられている。この情報格納領域IMAにおいてカード本体1Sには溝2が掘られており、その溝2内に、半導体チップ(以下、単にチップという)3を内

チップ3は、その主面(デバイス形成面)を溝2の底に向け、かつ、その裏面 をパッケージ基板4aに接合させた状態でパッケージ基板4a上に実装されて いる。図18に示すように、チップ3の主面には、例えばメモリ回路3aおよび 5 その動作を制御するCPU (Central Processing Unit) 等のような論理回路群 3 bで構成される集積回路が形成されている。メモリ回路3aは、例えばEEPR OM (Electric Erasable Programmable Read Only Memory) 、フラッシュメモ リ、マスクROM等のような不揮発性記憶素子及び/又は RAM(Random Access Memory)のようなメモリ素子(第1の素子)群で構成されている。このチップ3 10 に形成された集積回路の電極は、チップ3の主面に設けられたボンディングパッ ド等のような外部端子BPによって引き出されている。このボンディングパッド は、例えば金(Au)等からなるボンディングワイヤ4bを通じてパッケージ基 板4aの主面のランドと電気的に接続されている。このようなチップ3およびボ ンディングワイヤ4bは、例えばエポキシ系樹脂等からなる封止樹脂4cによっ 15 て封止されている。上記パッケージ基板4 a の裏面、すなわち、チップ3の実装 面とは反対側の面は、ICカード1の表面側に面している。パッケージ基板4a の裏面には、パッケージ基板 4 a の主面の電極と電気的に接続された複数の電極 が設けられており、これを通じて外部からチップ3に対してデータの授受が行え るようになっている。 20

ただし、チップ3の実装方式は、図2に示したものに限定されるものではなく、例えば図3に示すようなフェイスダウンボンディング方式を採用しても良い。すなわち、外部端子BP上にバンプ電極4dが形成され、かつ、チップ3の主面(デバイス形成面)をパッケージ基板4aに向けた状態で、チップ3の主面に形成されたバンプ電極4dを介してチップ3をパッケージ基板4a上に実装する方式を採用しても良い。チップ3の集積回路は、外部端子BPおよびバンプ電極4dを通じてパッケージ基板4aの配線と電気的に接続されている。

次に、図4は、図2または図3のチップ3の主面側の最上の配線層の平面図を示している。チップ3を構成する半導体基板(以下、単に基板という)3Sは、

例えば平面四角形状のp型のシリコン(Si)単結晶の小片からなる。本実施の形態1においては、図4に示すように、チップ3の外周近傍には、上記ボンディングパッドBPA~BPFが配置されている。このうち、ボンディングパッドBPA、BPBは、それぞれ上記電源電圧用の配線5A、5Bと一体的にパターニングされて電気的に接続されている。また、ボンディングパッドBPCは、例えばクロック信号を入力するための端子である。また、ボンディングパッドBPDは、例えば所定の制御信号を入力するための端子である。さらに、ボンディングパッドBPE、BPFは、例えば入出力信号を授受するための端子である。

電源電圧用の配線5A、5Bは、チップ3の主面を覆うように配置されている。 すなわち、電源電圧用の配線 5 A、 5 B は、集積回路(メモリ回路 3 a および論 10 理回路群3b)を覆うように配置されている。電源電圧用の配線5Aは、チップ 3に形成された集積回路に対して低電位側の電源電圧(GND、例えば0V)を 供給するための配線である。また、電源電圧用の配線5Bは、チップ3に形成さ れた集積回路に対して高電位側の電源電圧(VCC、例えば1.8V、3.0V、 5. OV)を供給するための配線である。電源電圧用の配線 5 A, 5 Bは、同一 15 の配線層において各々の歯が噛み合うように平面的に櫛歯状に形成されている。 この互いに隣接する電源電圧用の配線5A,5Bの隣接間隔は、可能な限り狭く なるように配置されている。すなわち、チップ3の主面の素子は、電源電圧用の 配線5A、5Bによって隙間無く覆われている。このため、チップ3の情報を解 析すべく、電源電圧用の配線5A,5Bの下層の信号配線等に針当てを試みても、 20 電源電圧用の配線5A,5Bに邪魔されて針当てができない。また、電源電圧用 の配線 5 A, 5 Bのに下層の信号配線や素子を外部から観察することは、電源電 圧用の配線5A,5Bに遮られて極めて難しくなっている。すなわち、電源電圧 用の配線5A、5Bは、情報を保護するためのシールドとしての機能を有してい る。このため、本実施の形態1のような構造において、チップ3の情報を解析す 25 る場合は、電源電圧用の配線5A, 5Bを除去しなければならないが、電源電圧 用の配線5A,5Bは、チップ3の集積回路に対して動作電圧を供給する配線な ので、これを除去してしまうと集積回路に対して電源電圧が供給されなくなる結 果、集積回路が動作せず、チップ3に記憶された情報を解析することが不可能に

()

10

15

20

25

なっている。したがって、ICカード1の情報のセキュリティ性を向上させることが可能となっている。

図5は、図4のチップ3の主面における素子領域の要部平面図を例示している。図6は、図5のX2-X2線の断面図を示している。基板3Sの主面において、分離領域にはフィールド絶縁膜6が形成されている。フィールド絶縁膜6は、例えば選択酸化(LOCOS: Local Oxidization of Silicon)法で形成された酸化シリコン(SiO2等)からなる。フィールド絶縁膜6に代えて、溝型の分離部(SGI; Shallow Groove Isolation)を形成しても良い。この溝型の分離部は、基板3Sの主面に形成された溝内に酸化シリコン膜等のような絶縁膜を埋め込むことで形成されている。このようなフィールド絶縁膜6や溝型の分離部に取り囲まれた領域に活性領域が形成されている。

また、基板3Sの主面から所定の深さにわたってnウエルおよびpウエルPW Lが形成されている。このnウエルには、例えばリン (P) またはヒ素 (As) が含有され、pウエルPWLには、例えばホウ素 (B) または二フッ化ホウ素 (B F_2) が含有されている。nウエルの領域内においてフィールド絶縁膜6に囲まれた活性領域には、pMIS (第2の素子) Qpおよびウエル給電領域NWPが配置されている。pMISQpとウエル給電領域NWPとはフィールド絶縁膜6を介して分離されている。

pMISQpは、ソース用のp型の半導体領域7aと、ドレイン用のp型の半導体領域7bと、ゲート絶縁膜8と、ゲート電極9とを有している。p型の半導体領域7a,7bには、例えばホウ素(B)が含有されている。ゲート絶縁膜8は、例えば酸化シリコンからなる。ただし、ゲート絶縁膜8の材料は、これに限定されるものではなく種々変更可能であり、例えばゲート絶縁膜8を酸窒化シリコン膜(SiON)としても良い。すなわち、ゲート絶縁膜8と基板3Sとの界面に窒素を偏析させる構造としても良い。酸窒化シリコン膜は、酸化シリコン膜に比べて膜中における界面準位の発生を抑制したり、電子トラップを低減したりする効果が高いので、ゲート絶縁膜8のホットキャリア耐性を向上でき、絶縁耐性を向上させることができる。また、酸窒化シリコン膜は、酸化シリコン膜に比べて不純物が貫通し難いので、酸窒化シリコン膜を用いることにより、ゲート電

極材料中の不純物が基板3S側に拡散することに起因するしきい値電圧の変動 を抑制することができる。酸窒化シリコン膜を形成するには、例えば基板3Sを NO、NO₂またはNH₃といった含窒素ガス雰囲気中で熱処理すれば良い。また、 基板3Sの表面に酸化シリコンからなるゲート絶縁膜8を形成した後、基板3S を上記した含窒素ガス雰囲気中で熱処理し、ゲート絶縁膜8と基板3Sとの界面 5 に窒素を偏析させることによっても、上記と同様の効果を得ることができる。上 記ゲート電極9は、例えば低抵抗多結晶シリコンからなる。ただし、これに限定 されるものではなく種々変更可能であり、例えば低抵抗多結晶シリコン膜上にコ バルトシリサイド (CoSi_x) 等のようなシリサイド層を設けた、いわゆるポ リサイドゲート電極構造や低抵抗多結晶シリコン膜上に窒化タングステン (W 10 N) 等のようなバリアメタル層を介してタングステン等のようなメタル膜を設け た、いわゆるポリメタルゲート電極構造としても良い。なお、上記ウエル給電領 域NWPは、nウエルに対してバックバイアス電圧を印加するための給電領域で あり、nウエルの上部に、例えばリンまたはヒ素がnウエルよりも高濃度に含有 15 されることで形成されている。

また、pウエルPWLの領域内においてフィールド絶縁膜 6 に囲まれた活性領域には、nMIS(第 2の素子)Qnおよびウエル給電領域 PWPが配置されている。nMISQnとウエル給電領域 PWPとはフィールド絶縁膜 6 を介して分離されている。

20 nMISQnは、ソース用のn型の半導体領域10aと、ドレイン用のn型の 半導体領域10bと、ゲート絶縁膜8と、ゲート電極9とを有している。n型の 半導体領域10a,10bには、例えばリンまたはヒ素が含有されている。nM ISQnのゲート絶縁膜8およびゲート電極9の構造は、pMISQpで説明し たのと同じなので説明を省略する。上記pMISQpのゲート電極9とnMIS Qnのゲート電極9とは一体的にパターニングされて電気的に接続されている。 このゲート電極9は、pMISQpおよびnMISQnで構成されるCMISイ ンバータ回路の入力となっている。なお、上記ウエル給電領域PWPは、pウエ ルPWLに対してバックバイアス電圧を印加するための給電領域であり、pウエ ルPWLの上部に、例えばホウ素または二フッ化ホウ素がpウエルPWLよりも

1

?

高濃度に含有されることで形成されている。

pMISQpおよび/又はnMISQnにより集積回路(メモリ回路3aおよび論理回路群3b)が構成される。

このような基板3Sの主面上には、例えば酸化シリコン膜からなる層間絶縁膜 11 a が堆積されている。この層間絶縁膜11 a 上には、例えばアルミニウム(A 5 1) またはアルミニウム合金等のような金属膜からなる第1層配線12a~12 fが形成されている。第1層配線12aは、コンタクトホールCNT内のプラグ を通じてゲート電極9と電気的に接続されている。第1層配線12bは、コンタ クトホールCNT内のプラグPL1を通じてpMISQpおよびnMISQn のドレイン用のp型の半導体領域7bおよびn型の半導体領域10bと電気的 10 に接続されている。すなわち、第1層配線12bは、CMISインバータ回路の 出力となっている。第1層配線12cは、コンタクトホールCNT内のプラグを 通じてpMISQpのp型の半導体領域7aと電気的に接続されている。第1層 配線12dは、コンタクトホールCNT内のプラグを通じてウエル給電領域NW Pと電気的に接続されている。第1層配線12eは、コンタクトホールCNT内 15 のプラグPL1を通じてnMISQnのn型の半導体領域10aと電気的に接 続されている。第1層配線12fは、コンタクトホールCNT内のプラグPL1 を通じてウエル給電領域 PWPと電気的に接続されている。なお、プラグ PL1 は、例えばアルミニウム、アルミニウム合金またはタングステン等のような金属 膜からなる。 20

また、層間絶縁膜11a上には、例えば酸化シリコン膜からなる層間絶縁膜11bが堆積されており、これによって第1層配線12a~12fが被覆されている。層間絶縁膜11b上には、例えばアルミニウムまたはアルミニウム合金等のような金属膜からなる第2層配線13a~13dが形成されている。第2層配線13aは、層間絶縁膜11bに穿孔されたスルーホールTH1内のプラグPL2を通じて第1層配線12eと電気的に接続されている。第2層配線13bは、層間絶縁膜11bに穿孔されたスルーホールTH1内のプラグPL2を通じて第1層配線12bと電気的に接続されている。第2層配線13cは、層間絶縁膜11bに穿孔されたスルーホールTH1内のプラグPL2を通じて第1層配線1

2 f と電気的に接続されている。

また、層間絶縁膜111b上には、例えば酸化シリコン膜からなる層間絶縁膜1 1cが堆積されており、これによって第2層配線13a~13dが被覆されてい る。層間絶縁膜11c上には、例えばアルミニウムまたはアルミニウム合金等の ような金属膜からなる第3層配線14が形成されている。この第3層配線14に 5 よって上記した電源電圧用の配線5A, 5Bが形成されている。図6では、低電 位側の電源電圧用の配線5Bが例示されている。この第3層配線14は、スルー ホールTH2内のプラグPL3を通じて第2層配線13a,13cと電気的に接 続されている。すなわち、低電位側の電源電圧用の配線5Aは、nMISQnの ソース用のn型の半導体領域10aおよび給電領域PWPと電気的に接続され 10 ている。また、高電位側の電源電圧用の配線5Bは、pMISQpのソース用の p型の半導体領域7aおよび給電領域NWPと電気的に接続されている。さらに、 層間絶縁膜11c上には、表面保護膜15が堆積されている。ここでは、表面保 護膜15が、例えばプラズマCVD(Chemical Vapor Deposition)法で形成さ 15 れた窒化シリコン膜からなる絶縁膜15a上に、例えばポリイミド系樹脂からな る絶縁膜15bを堆積することで構成されている。なお、電源電圧用の配線5A, 5 Bは、その下部近傍のMIS・FET、ウエル領域に電源電圧を供給するよう に構成しても良い。この場合、電源電圧用の配線5A, 5Bの一部が切断または 除去されると、除去された部分およびボンディングパッドBPA,BPBと電気 的に接続されなくなった配線5A,5Bの部分の下部近傍の集積回路3a,3b 20 に電源電圧が供給されず、集積回路が動作しなくなり、チップ3に記憶された情 報を解析することが不可能となる。

(実施の形態2)

図7は、本発明の他の実施の形態であるICカードを構成するチップ3の変形 25 例の平面図を示している。

本実施の形態2においては、図7に示すように、電源電圧用の配線5A,5B の平面形状が略梯子形状となっている。すなわち、電源電圧用の配線5A,5B は、それぞれ図7の上下方向に互いに平行に延びる2本の配線部と、これに対し て交差する方向に延び、図7の上下方向に沿って所定の間隔を隔てて配置された

; i

f "

複数本の配線部とが、それらの交点で接続されることで構成されている。

ただし、本実施の形態2においては、電源電圧用の配線5A,5Bが、層間絶 縁膜を介して、互いに異なる配線層に形成されている。ここでは、低電位側の電 源電圧用の配線5Aの上層に、高電位側の電源電圧用の配線5Bが配置されてい る場合が例示されている。また、電源電圧用の配線5Aの隙間に、電源電圧用の 5 配線5日の一部が配置されるように、配線5A,5Bの平面的な位置がずれて配 置されている。すなわち、本実施の形態2においても、チップ3の主面の素子が、 電源電圧用の配線5A、5Bによって隙間無く覆われている。このため、チップ 3の情報を解析すべく、電源電圧用の配線 5 A, 5 Bの下層の信号配線等に針当 てを試みても、電源電圧用の配線5A,5Bに邪魔されて針当てができない。ま 10 た、電源電圧用の配線5A、5Bの下層の信号配線や素子を外部から観察するこ とは、電源電圧用の配線5A,5Bに遮られて極めて難しくなっている。このた め、本実施の形態2においても、チップ3の情報を解析する場合は、電源電圧用 の配線5A, 5Bを除去しなければならないが、そのようにすれば前記実施の形 態1で説明したのと同様の理由により、集積回路が動作せず、チップ3に記憶さ 15 れた情報を解析することができないようになっている。したがって、ICカード 1の情報のセキュリティ性を向上させることが可能となっている。

(実施の形態3)

図8は、本発明の他の実施の形態であるICカードを構成するチップ3の変形 20 例の平面図を示している。

本実施の形態3においては、図8に示すように、電源電圧用の配線5A,5B の平面形状が格子形状となっている。すなわち、電源電圧用の配線5A,5Bは、それぞれ図8の上下方向に互いに平行に延びる複数本の配線部と、これに対して交差する方向に延びる複数本の配線部とが、それらの交点で接続されることで構成されている。

本実施の形態3においても、電源電圧用の配線5A,5Bが、互いに異なる配線層に形成されている。ここでも、低電位側の電源電圧用の配線5Aの上層に、 高電位側の電源電圧用の配線5Bが配置されている場合が例示されている。また、 本実施の形態3においても、電源電圧用の配線5Aの隙間に、電源電圧用の配線

5 Bの一部が配置されるように、配線 5 A, 5 Bの平面的な位置がずれて配置さ れている。これにより、本実施の形態3においても、前記実施の形態1,2で得 られた効果と同様の効果を得ることが可能となる。

(実施の形態4)

5 図9は、本発明の他の実施の形態であるICカードを構成するチップ3の変形 例の平面図を示している。また、図10は、図9のX3-X3線の断面図を示し ている。

本実施の形態4においては、図9に示すように、低電位側の電源電圧用の配線 5 Aがベタ配線となっている。すなわち、電源電圧用の配線 5 Aは、チップ3の 主面の大半を覆うように平面四角形状に形成されている。もちろん高電位側の電 10 源電圧用の配線5Bをベタ配線としても良い。ここでは、高電位側の電源電圧用 の配線5 Bは、低電位側の電源電圧用の配線5 Aの下層の配線層に設けられてい る。高電位側の電源電圧用の配線5Bは、低電位側の電源電圧用の配線5Aを下 層に引き落とすスルーホールTH3を配置する関係上、ベタ配線とはされず、通 常の帯状の配線または幅広の配線とされている。

このような本実施の形態4においても、前記実施の形態1,2と同様の効果を 得ることが可能となる。

(実施の形態5)

図11は、本発明の他の実施の形態である I Cカードを構成するチップ3の一 例の平面図を示している。チップ3の主面には、複数の回路ブロック16A~1 6 Dが配置されている。回路ブロック16Aには、例えばDRAM (Dynamic Random Access Memory) 、SRAM(Static Random Access Memory)またはF RAM (Ferroelectric Random Access Memory) 等のようなRAM (Random Access Memory) が形成されている。回路ブロック16Bには、例えばEEPROM (Electric Erasable Programmable Read Only Memory) が形成されている。こ の回路ブロック16Bには、上記金融、流通、医療、交通、運輸または教育等に おける各種の情報が記憶されている。回路ブロック16Cには、例えばCPU (Central Processing Unit) が形成されている。この回路プロック16Cによ ってチップ3内の集積回路の動作が制御されている。回路ブロック16Dには、

15

20

25

()

5

10

15

20

25

例えばROM(Read Only Memory)が形成されている。この回路ブロック16Dには集積回路の動作に必要なプログラム等のような情報が記憶されている。このような各回路ブロック16A~16Dの隣接間には、配線領域17が配置されている。この配線領域17には、バス配線18a、18bや制御信号配線18c~18eのような信号配線が配置されている。バス配線18a、18bは、ほぼ等間隔に並んで隣接配置された複数本の信号配線の一群で構成される配線である。

本実施の形態 5 においては、この配線領域 1 7の破線で示す領域 L A を部分的に覆うように前記した電源電圧用の配線 5 A, 5 B が配置されている。すなわち、バス配線 1 8 a, 1 8 b や制御信号配線 1 8 c \sim 1 8 e のような情報の解析に使用される信号配線を覆うように部分的に電源電圧用の配線 5 A, 5 B が配置されている。

このような本実施の形態5においても、前記実施の形態1~4と同様に、情報解析に際しては、電源電圧用の配線5A,5Bを除去しなければならないが、そのようにすると上記した理由により、集積回路が動作せず、チップ3に記憶された情報を解析することができない。したがって、ICカード1の情報のセキュリティ性を向上させることが可能となっている。

また、本実施の形態 5 においては、シールドとして機能する電源電圧用の配線 5 A, 5 Bを部分的に配置すれば良く、それ以外の領域を、他の回路ブロック 1 6 A \sim 1 6 D 用の電源電圧用の配線領域または信号配線領域として使用することができる。したがって、シールドとして機能する電源電圧用の配線 5 A, 5 B を配置しても、チップ 3 の全体的な配線の引き回しの自由度を確保できる。

(実施の形態6)

図12は、本発明の他の実施の形態であるICカードを構成するチップ3の一例の平面図を示している。チップ3の主面には、複数の回路セル19が図12の上下左右方向に規則的に隙間無く並んで配置されている。この回路セル19には、複数の素子が配置されている。

ところで、前記実施の形態 $1 \sim 5$ においては、シールドとして機能する電源電圧用の配線 5 A, 5 B の全体が除去されることを想定してチップ 3 の情報を保護する技術について説明したが、この他の方法として、例えば F I B (Focused Ion

Beam) 等のようなエネルギービームを用いて電源電圧用の配線 5 A, 5 Bを部分 的に除去し、情報解析を行うことも考えられる。そこで、本実施の形態6におい ては、そのような部分的な加工による情報解析防止のための対策として、例えば チップ3の主面に複数の加工検出回路20が配置されている。

この加工検出回路20は、前記実施の形態1~5に記載の電源電圧用の配線5 5 A, 5Bまたはチップ3に形成された特定の配線を加工(完全に切断または一部 を切断)すると、それを検知してチップ3の集積回路にリセットをかけて集積回 路が動作できないようにすることで、情報解析を阻止する機能を有している。こ のような加工検出回路20を配置することにより、ICカード1の情報解析を阻 止することができるので、セキュリティ性を向上させることが可能となる。 10

また、本実施の形態6においては、この加工検出回路20をチップ3の主面内 に不規則に複数分散して配置している。これにより、チップ3内における加工検 出回路20の配置位置の特定を難しくさせることができる。すなわち、このよう なチップ3に対して情報解析を行う場合、上記加工検出回路20を破壊した後、 上記シールドとして機能する配線等を除去し、チップ3内の情報を解析すること 15 が考えられるので、加工検出回路20を不規則に複数分散して配置すれば、加工 検出回路20を破壊することが難しくなり、情報の解析を難しくすることができ る。これにより、チップ3の情報のセキュリティ性をさらに向上させることが可 能となる。なお、後述するように、加工検出回路20は、電源電圧用の配線5A、 5 B が加工(完全に切断または一部を切断) されると、電源電圧用の配線 5 A, 5 B の電位(または抵抗)の変化を検出する。すなわち、加工検出回路 2 0 は、

次に、図13は、上記加工検出回路20の回路図の一例を示している。ここで は、低電位側の電源電圧 (GND) 用の配線 5 Aおよび高電位側の電源電圧 (V CC) 用の配線5Bのいずれか一方が加工されたとしても、それを1つの加工検 出回路20によって検出することが可能な回路構成を例示している。

配線5A,5Bの加工を検出する検出回路である。

加工検出回路20は、髙抵抗R1, R2、nMISQn1、pMISQp1、 インバータ回路INV1, NOR回路NR1およびインバータ回路INV2を有 している。加工検出回路20は、上記回路セル19内の素子で構成されており、

20

25

()

上記電源電圧用の配線 5 A, 5 Bの配線層よりも下層の配線で素子間が結線され 回路が形成されている。上記電源電圧用の配線 5 A, 5 Bは、加工検出回路 2 0 の入力となっている。また、加工検出回路 2 0 の駆動電圧である電源電圧VCC 1, GND 1 は、上記電源電圧用の配線 5 A, 5 Bとは別の経路で供給されてい る。このようにしないと、電源電圧 5 A, 5 Bのいずれかが切断されると加工検 出回路 2 0 自体が動作しなくなり、検出回路としての機能を果たさなくなってし まうからである。ここでは、電源電圧GND 1 は、上記低電位側の電源電圧用の 配線 5 Aに印加する電圧と同じ(例えば 0 V程度)であり、また、電源電圧 V C C 1 は、上記高電位側の電源電圧用の配線 5 Bに印加する電圧と同じ(例えば 1 . 8 V、3.0 V、5.0 V程度)である。

なお、スリープ端子SLPは、nMISQn1のゲート電極およびインバータ 回路INV3を介してpMISQp1のゲート電極と電気的に接続されている。 スリープ端子SLPに "ハイ(High;以下、単にHと記す)"の電圧が印加 されると、nMISQn1およびpMISQp1がオンし、加工検出回路20は 通常動作する。一方、スリープ端子SLPに "ロウ(Low;以下、単にLと記す)"の電圧が印加されると、nMISQn1およびpMISQp1がオフし、加工検出回路20はスリープ状態となる。また、符号のN1~N4は、ノードを 示し、符号のOUTは加工検出回路20の出力を示している。

図14は、図13の加工検出回路20の各動作時のノードN1~N4および出20 力OUTの電位を示している。モードM1は、加工検出回路20の通常動作時を示している。すなわち、配線5A,5Bが加工されていない状態時を示している。この場合、ノードN1は"L"、ノードN2は"H"、ノードN3は"L"となるので、NOR回路NR1の出力のノードN4が"H"となり、インバータ回路INV2で反転されて加工検出回路20の出力OUTには、"L"が出力される。25 この場合、チップ3の集積回路にはリセットがかからない。

モードM2は、低電位側の配線5Aは切断されないが、高電位側の配線5Bが 切断された場合を示している。この場合、ノードN2は"L"、ノードN3は"H" となるので、NOR回路NR1の出力のノードN4が"L"となり、インバータ 回路INV2で反転されて加工検出回路20の出力OUTには、"H"が出力さ

5

10

-15

れる。この結果、チップ3の集積回路にはリセットがかかり、集積回路が動作せず、情報解析できないようにすることができる。

さらに、モードM3は、高電位側の配線5Bは切断されないが、低電位側の配線5Aが切断された場合を示している。この場合、ノードN1は"H"となり、NOR回路NR1の出力のノードN4が"L"となるので、インバータ回路INV2で反転されて加工検出回路20の出力OUTには、"H"が出力される。この結果、上記と同様に、チップ3の集積回路にはリセットがかかり、集積回路が動作せず、情報解析できないようにすることができる。

次に、図15は、上記シールドとして機能する電源電圧用の配線5A,5Bのレイアウトの一例を示している。また、図16は、図15のX4-X4線の断面図を示している。なお、ここでは、配線5A,5Bのいずれか一方を入力とする加工検出回路20を例示しているが、上記のように配線5A,5Bの両方を入力とする加工検出回路20を用いても良い。

本実施の形態6において、配線5A,5Bの各々は、1本の配線が下層の配線 18を覆うように蛇行することで構成されている。すなわち、配線5A,5Bの 15 各々は、切断されると切断された配線同士が完全に絶縁されるように一筆書きで 構成されている。そして、特に限定されないが、その終端に加工検出回路20が 電気的に接続されている。配線5A,5Bが枠状または格子状にレイアウトされ ていると、その一部を切断しても他から電源電圧の供給が可能となり、加工検出 回路50の入力の電位は一定となってしまう結果、配線5A, 5Bに加工が行わ 20 れても加工検出できなくなってしまう。これに対して、本実施の形態6において は、配線5A, 5Bを一筆書きとすることにより、情報解析に際してFIB等の ようなエネルギービームで配線5A,5Bの一部を切断すると、加工検出回路2 0の入力への電源電圧の印加ができなくなり、加工検出回路20の入力の電位が 変わるようになっている。その結果、上記のような加工検出回路20による加工 25 検出が可能となり、チップ3に記憶された情報を解析することができないように することができる。

ここでは、特に限定されないが、配線 5 A, 5 B を層間絶縁膜を介して異なる 配線層に設けた場合を例示している。すなわち、配線 5 B の上層に配線 5 A が配

5

10

(}

·'.

置されるようにしている。そして、配線 5 A, 5 B は互いに交差するような平面レイアウトとされている。すなわち、下層の配線 1 8 が電源電圧用の配線 5 A、5 Bによって隙間無く覆われているため、チップ 3 の情報を解析すべく、電源電圧用の配線 5 A, 5 B に 邪魔されて針当てができない。また、電源電圧用の配線 5 A, 5 B に 邪魔されて針当てができない。また、電源電圧用の配線 5 A, 5 B の下層の信号配線や素子を外部から観察することは、電源電圧用の配線 5 A, 5 B に 遮られて極めて難しくなっている。このため、本実施の形態 6 においても、チップ 3 の情報を解析する場合は、電源電圧用の配線 5 A, 5 B を加工しなければならないが、そのようにすれば加工検出回路 2 0 によって検出される結果、集積回路が動作せず、チップ 3 に記憶された情報を解析することができないようになっている。したがって、I C カード 1 の情報のセキュリティ性を向上させることが可能となっている。なお、配線 1 8 は、バス配線(制御バス、データバスまたはアドレスバス等を含む)または制御配線等のような所望の信号配線を例示できる。

15 また、このような蛇行形状の配線 5 A, 5 Bによって、その下層の加工検出回路 2 0を覆うようにしても良い。チップ 3 に記憶された情報の解析に際して、加工検出回路 2 0を破壊してから、配線 5 A, 5 Bを除去し、情報解析を行うことが考えられるが、上記のように加工検出回路 2 0を配線 5 A, 5 Bで覆うようにしておけば、加工検出回路 2 0を破壊するには配線 5 A, 5 Bを切断しなければならないので、加工検出回路 2 0の破壊の前に配線 5 A, 5 Bの加工を検出することができ、情報解析を阻止することができる。

また、このような配線 5 A, 5 Bの一筆書き構成は、加工検出回路 2 0 を設けない場合にも適用できる。すなわち、チップ 3 の主面の大半または配線領域のみを上記図 1 6 で例示される一筆書き形状の配線 5 A, 5 Bで覆い、その配線 5 A, 5 Bの一部でも切断されると、チップ 3 の集積回路への電源電圧の供給がなされなくなり、集積回路が動作しないようにすることで、情報解析を阻止することができる。

また、配線 5 Aの平面パターンと、配線 5 Bの平面パターンとが異なる平面パターンを有するように構成しても良い。これにより、情報解析をより困難にする

25

ことができる。

10

15

25

なお、本実施の形態において、配線 5 A, 5 Bを異なる配線層に設けた場合を 例示しているが、図 4 0 に示すように、配線 5 A, 5 Bを同層の配線層に設ける ようしにても良い。これにより、本実施の形態と同様の効果が得られる。

5 また、図40に示すように、配線5Aの平面パターンと、配線5Bの平面パターンとが異なる平面パターンを有するように構成することにより、情報解析をより困難にすることができる。

また、図40に示す配線5A,5Bを同層に設けた配線層を複数層積層して構成してもよい。すなわち、複数の配線層の夫々に図40に示す配線5A,5Bを設けるように構成する。この場合、各配線層の配線5A,5Bの平面パターンを、配線層間で異なるように構成することにより、情報解析をより困難にすることができる。

また、図15の平面パターンを有する配線層と図40の平面パターンを有する配線層を積層して構成することにより、情報解析をより困難にすることができる。また、図15に示す配線5Bの配線層と配線5Aの配線層との間の配線層に、図40に示す配線5A、5Bの配線パターンを設けようにしても良い。この場合、図15に示す配線5Bの平面パターンと、図15に示す配線5Aの平面パターンと、図40に示す配線5A、5Bの配線パターンとを異なる平面パターンで構成することにより、情報解析をより困難にすることができる。

20 (実施の形態 7)

前記実施の形態6では、加工検出配線として機能する電源電圧用の配線と、加工検出回路の駆動電圧を供給する電源電圧用の配線との経路を別々とした場合について説明したが、本実施の形態7では、図17に示すように、一方の加工検出回路20(20a~20d)の加工検出配線として機能する配線5A,5Bの電源電圧GND,VCCと、他の加工検出回路20(20a~20d)の駆動電圧を供給する電源電圧GND1,VCC1との供給経路を一体としている。すなわち、一方の加工検出回路20の加工検出入力用の配線5A,5Bは、他の加工検出回路20の駆動電圧供給用の配線5A,5Bとされている。また、ここでは、加工検出回路20a~20dがループを描くように配置されている場合が例示

されている。

10

15

20

25

ICカード1の情報解析に際して、電源電圧GND1, VCC1を切断(または電源電圧GND1, VCC1が供給されないように)し、加工検出回路20が動作しないようにしてから配線5A, 5Bを切断して情報を解析することが考えられる。そこで、本実施の形態7においては、一方の加工検出回路20の電源電圧GND1, VCC1を供給する配線を切断(または電源電圧GND1, VCC1が供給されないように)すると、それを他方の加工検出回路20が検出するような構成とされている。例えば加工検出回路20を動作させないようにそれを駆動させる電源電圧GND1, VCC1を供給するための配線を切断すると、加工検出回路20aがそれを検出し、チップ3の集積回路が動作できないようにする。このため、上記のような情報解析を阻止することができ、ICカード1のセキュリティ性をさらに向上させることができる。

また、本実施の形態7においても、配線5A,5Bの形状を図16に示したような蛇行形状として下層の加工検出回路20を覆うようにしても良い。これにより、加工検出回路20を破壊しようとすると、加工検出回路20がそれを検出し、チップ3の集積回路が動作できないようにして情報解析を阻止することができる。

(実施の形態8)

本実施の形態8では、シールド機能を有する電源電圧用の配線と、アクティブシールド用の配線とを平面的には異なる位置に配置した場合の一例を説明する。 なお、後述するようにアクティブシールドは、前記実施の形態6,7で説明したようなシールドである。

図19は、本実施の形態8の半導体装置を構成するチップ3の平面図を示している。図19の配線5A,5Bは、前記実施の形態1~5で説明したシールド機能を有する電源電圧用の配線である。図19では、配線5A,5Bが前記実施の形態1と同様に同層(最上の配線層)に形成されている。ただし、配線5A,5Bを前記実施の形態2と同様に異層に形成しても良い。また、配線5A,5Bの平面形状を前記実施の形態3,4で説明した形状にしても良い。

また、図19には、配線5A、5Bが、主としてチップ3の主面の一部(図1

9のチップ3の上部側)を覆うように配置され、領域LAには配置されていない場合が例示されている。領域(第2の領域)LAは、前記したようにバス配線18a,18bや制御信号配線18c~18e等のような情報解析に使用される信号配線が配置された領域を例示している。本実施の形態8では、この領域LAに配線5A,5Bと同層の配線層で構成されたアクティブシールド用の配線が配置されている。すなわち、領域LA以外の領域に形成されたシールド機能を有する電源電圧用の配線5A,5Bと、領域LAに形成されたアクティブシールド用の配線とにより、集積回路(メモリ回路3aおよび論理回路群3b)が覆われるように構成されている。

- 10 なお、シールド機能を有する電源電圧用の配線 5 A, 5 Bを前記実施の形態 1 ~5に示す配線 5 A, 5 Bの平面パターン及び複数の配線層で構成してもよいし、アクティブシールド用の配線を前記実施の形態 6 に示したアクティブシールド用の配線 5 A, 5 Bの平面パターン及び複数の配線層で構成しても良い。すなわち、シールド機能を有する電源電圧用の配線を単層の配線層又は複数の配線層で構成してもよく、アクティブシールド用の配線を単層の配線層又は複数の配線層で構成してもよく、アクティブシールド用の配線を単層の配線層と、アクティブシールド用の配線とは少なくとも同層の配線層を一層有しており、これにより、同層の配線層で集積回路(メモリ回路 3 a および論理回路群 3 b)を覆うように配置することができ、情報解析をより困難にすることができる。
- アクティブシールドは、前記実施の形態6,7で説明したようなシールドである。すなわち、アクティブシールドは、前記実施の形態6で説明したように、アクティブシールドを構成する特定の配線(アクティブシールド用の配線)を加工(完全に切断または一部を切断)すると、それを検知してチップ3の集積回路にリセットをかけて集積回路が動作できないようにすることで、情報解析を阻止する機能を有するようなシールドである。領域LAのバス配線18a,18bや制御信号配線18c~18e等のような情報解析に使用される信号配線は、このアクティブシールドシステムによって保護されている。すなわち、アクティブシールド用の配線をFIB(Focused Ion Beam)等で加工(完全にまたは一部を切断)するとそのアクティブシールド用の配線における電位変動を検出し、例えばその

-/_

検出信号をチップ3の集積回路全体を制御するコントロール回路に検出信号を 入力することによりチップ3の集積回路のリセット信号を活性化させて、チップ 3の集積回路をリセット状態等にする。これにより、チップ3の集積回路が動作 しなくなり、情報解析ができないようになっている。リセット状態とは、チップ が動作しない状態、すなわち、ロック状態のことである。ただし、ここで大切な 5 のは、アクティブシールド用の配線が加工された場合にチップ3の集積回路が動 作しないようにすることであり、ICカードのいわゆるリセット状態になるよう にすることに限定されるものではない。例えば上記アクティブシールド用の配線 が加工されるとチップ3の集積回路が二度と動作しないデットモードになるよ うにしても良い。その具体例としては、チップ3内にアクティブシールドシステ 10 ムとしてヒューズ回路を設けておき、上記アクティブシールド用の配線が加工さ れると、そのヒューズ回路のヒューズが自動的に切断され、チップ3内の集積回 路が2度と動作できないように破壊されるようにしても良い(以下、他の実施の 形態においてもリセットについて同じ)。

アクティブシールド用の配線は、バス配線18a,18bや制御信号配線18 15 c~18e等のような信号配線よりも上層に層間絶縁膜を介して配置されてい る。すなわち、アクティブシールド用の配線は、信号配線を通じての情報解析時 に加工(完全または一部を切断)しなければならないような位置に配置されてい る。これにより、上記信号配線を通じて情報解析を行うためにはアクティブシー ルド用の配線を加工しなければならなくなるので、上記信号配線を通じてのIC 20 カードの情報解析をより困難にすることが可能となっている。本実施の形態8で は、アクティブシールド用の配線が図19の配線5A,5Bと同じ最上の配線層 に形成されている。すなわち、本実施の形態8では、種類(または手法)の異な るシールド(電源電圧用の配線 5 A, 5 Bを用いたシールドとアクティブシール ド用の配線)を同一配線層の平面内に配置することにより、シールドシステムの 25 解読を難しくすることができ、シールドシステムの解除または動作回避をより困 難にできるので、ICカードの情報解析をより困難することが可能となっている。 また、配線5A,5Bのパターニング時にアクティブシールド用の配線をパター ニングすることにより、いろいろな種類(または手法)のシールドシステムを形

成したからといって半導体装置の製造時間が大幅に増大することもない。このアクティブシールド用の配線には、例えば図19の配線5A,5Bと同じ電位が供給されている。すなわち、上記アクティブシールド用の配線には、低電位側の電源電圧(GND、例えば0V)、高電位側の電源電圧(VCC、例えば1.8V、3.0V、5.0V)またはそれらの電源電圧以外の電位が供給されている。あるいは上記アクティブシールド用の配線の一部のものには、低電位側の電源電圧を供給し、上記アクティブシールド用の配線の他の一部のものには高電位側の電源電圧を供給するようにしても良い。さらに上記アクティブシールド用の配線の一部のものに上記電源電圧以外の電位を供給しても良い。このように同一チップ3内に、供給電位の異なる複数種類の上記アクティブシールド用の配線を配置することにより、アクティブシールドシステムの解読を難しくすることができ、アクティブシールドシステムの解除または動作回避をより困難にできるので、ICカードの情報解析をより困難することが可能となっている。

図20は、上記図19の領域LAに配置されたアクティブシールドを構成する 15 アクティブシールド用の配線5C,5D(上記特定の配線、第1の配線)の一例 の説明図である。図21は、図20の要部拡大平面図である。

図20および図21には、平面櫛歯状の配線5C,5Dを有するアクティブシールドが例示されている。配線5C,5Dは、バス配線18a,18bや制御信号配線18c~18e等のような信号配線の信号配線の上層に層間絶縁膜を介して設けられている。そして、配線5C,5Dは、上記信号配線を覆うように、配線5C,5Dの各々の歯が噛み合うような状態で配置されている。さらに、配線5C,5Dの隣接間隔は、バス配線18a,18bや制御信号配線18c~18e等のような下層の信号配線が観察できないように可能な限り狭くされている(図21参照)。すなわち、配線5C,5Dは、バス配線18a,18bや制御信号配線18c~18e等のような下層の信号配線上に形成されるとともに、配線5C,5Dの主な延在方向が下層の信号配線の主な延在方向と一致しするようにそれらを覆うように配置される。このため、チップ3の情報を解析すべく、配線5C,5Dの下層の信号配線等に針当てを試みても、配線5C,5Dに邪魔されて針当てができない。そこで、本実施の形態8のような構造においては、配

20

25

€ È

線5C,5Dを除去しなければならないが、配線5C,5Dの一部でも除去すると、アクティブシールドシステムが働いて集積回路が動作しなくなり、情報解析が不可能となっている。したがって、ICカードの情報のセキュリティ性を向上させることが可能となっている。また、本実施の形態8においては、配線5C,5Dは、上記下層の信号配線が見えなくなるように配置されているとともに、配線5C,5Dの配線幅および配線間隔が、上記下層の信号配線の配線幅および配線間隔と同じ寸法(最小加工寸法)とされている。このように、アクティブシールド用の配線5C,5Dと上記下層の信号配線とを似せることにより、どれが本当の信号配線かを分かり難くすることができるので、ICカードの情報解析をより困難にさせることが可能となっている。配線5Cには、例えば低電位側の電源電圧(GND、例えば0V)が印加され、配線5Dには、例えば高電位側の電源電圧(VCC、例えば1.8V、3.0V、5.0V)が印加されている。

また、図20に示すように、加工検出回路20は、1つのアクティブシールド 用の配線5C, 5Dに対して複数個電気的に接続しても良い。また、加工検出回 路20は、アクティブシールド用の配線5c,5dのどこの位置(端部、中間位 15 置、櫛歯の歯の位置等)に接続しても良い。さらに、1つの加工検出回路20が 2つの配線 5 C, 5 Dの両方に電気的に接続されていても良い。この加工検出回 路20の配置位置、加工検出回路20のアクティブシールド用の配線5C,5D への接続位置あるいは個々の配線5C,5Dに接続される加工検出回路20の個 20 数は、不規則であることが好ましい。また、各加工検出回路20とアクティブシ ールド用の配線5C,5Dとの距離も同じものや違うものが入り交じっていた方 が好ましい。これにより、加工検出回路20の情報(配置位置や個数等)の取得 を困難にさせることができるので、アクティブシールドシステムの解読を難しく することができる。このため、アクティブシールドシステムの解除や動作回避を 25 困難にすることができるので、ICカードの情報解析をより困難にさせることが できる。したがって、ICカードのセキュリティ性をさらに向上させることが可 能となる。

(実施の形態9)

本実施の形態9では、シールド機能を有する電源電圧用の配線と、アクティブ

5

シールド用の配線とを平面的には同じ位置であるが、断面的には異なる配線層に配置した場合の例を説明する。

図22は本実施の形態9の半導体装置のレイアウト層構造の説明図、図23は 図22の要部平面図、図24は図23からシールドを外して示した平面図をそれ 5 ぞれ示している。図22に示すように、最下のレイアウト層L0には、例えばセ ル、モジュール、前記メモリ回路3a、前記論理回路群3bおよび前記加工検出 回路等を構成する所望の素子を有する複数の集積回路領域が配置されている。レ イアウト層L0の上層の配線層L1には、前記バス配線18a、18bや制御信 号配線18c~18e等のような信号用の配線18が配置されている。さらに、 10 配線層L1の上層の配線層L2には、前記実施の形態6~8で説明したアクティ ブシールド用の配線(特定の配線、第1の配線)5 E が配置されている。ここで はアクティブシールド用の配線 5 E として 1 本の蛇行配線 (一筆書き配線) が例 示されている。アクティブシールド用の配線5Eには、例えば低電位側の電源電 圧(GND、例えばOV)、高電位側の電源電圧(VCC、例えば1. 8 V、3. 0 V、5.0 V)またはそれ以外の電圧が印加されている。また、配線5 Eには、 15 複数の加工検出回路20が電気的に接続されている(図23参照)。配線5Eに 接続された加工検出回路20に関することは前記実施の形態6~8と同じなの で説明を省略する。さらに配線層L2の上層の最上の配線層L3には、前記実施 の形態1~5等で説明したシールド機能を有する電源用の配線5A.5Bが配置 20 されている。すなわち、本実施の形態9では、シールド機能を有する電源電圧用 の配線 5 A, 5 B と、アクティブシールド用の配線 5 E とが、平面位置を同一に して異なる配線層に形成されている。このようにシールド機能を有する配線を平 面位置を同一にして異なる配線層に層間絶縁膜を介して多層に積み重ねる多層 配線構造とすることにより、または、シールド機能としては同じだが手法の異な 25 るものを配置することにより、シールドシステムの解読を難しくすることができ、 シールドシステムの解除や動作回避をさらに困難とさせることができるので、I Cカードの情報解析をより困難にさせることが可能となる。したがって、ICカ ードのセキュリティ性をさらに向上させることが可能となる。ただし、電源電圧 用の配線5A,5Bと、アクティブシールド用の配線5Eとの配線層の上下関係

()

- _

5

は逆でも良い。また、この電源電圧用の配線 5 A, 5 Bが形成された配線層 L 3 と、アクティブシールド用の配線 5 Eが形成された配線層 L 2 との間に、シールド機能を有する電源電圧用の配線またはアクティブシールド用の配線をレイアウトした別の配線層をさらに介在させても良い。なお、レイアウト層 L 0 と配線層 L 1 との間、配線層 L 1, L 2 の間および配線層 L 2, L 3 の間には、例えば酸化シリコン膜等からなる層間絶縁膜が設けられている。すなわち、各配線層 L 0, L 1, L 2、L 3 に形成される配線と、その上下の配線層に形成される配線とは層間絶縁膜により電気的に分離され、それらの配線間は層間絶縁膜に形成された接続孔を介して電気的に接続される。

また、本実施の形態9では、図23に示すように、シールド機能を有する電源 10 電圧用の配線 5 A、5 Bと、アクティブシールド用の配線 5 Eとが平面的に同じ 位置 (同じ配線層の配線) に配置されている。そして、シールド機能を有する電 源電圧用の配線5A, 5Bの隣接間に、下層のアクティブシールド用の配線5E が配置されている。すなわち、シールド機能を有する電源電圧用の配線5A,5 Bの隣接間の隙間を、その下層のアクティブシールド用の配線 5 Eで埋めるよう 15 にすることで、図23および図24に示すように、アクティブシールド用の配線 5 E よりも下層の前記バス配線や制御信号配線等のような信号用の配線 1 8 を さらに見え難くすることができ、その配線18に対する針当てやFIB等による 情報解析をよりいっそう困難にさせることができる。したがって、ICカードの セキュリティ性をさらに向上させることが可能となる。また、配線5A,5B, 20 5 E は、前記実施の形態 8 と同様に、配線 5 A, 5 B, 5 E の配線幅および配線 間隔が、上記信号用の配線18の配線幅および配線間隔と同じ寸法(最小加工寸 法)とされている。これにより、前記実施の形態8と同様にICカードの情報解 析をより困難にさせることが可能となっている。

25 (実施の形態10)

本実施の形態 1 0 においては、シールドを配置する領域を複数の領域に細分化 し、その細分化された各領域毎に形状または手法の異なるシールドを配置する場 合を説明する。

図25はシールドを配置するシールドエリアSAを示し、図26~図29は形

状が異なるアクティブシールド用の配線の平面図の一例を示している。

本実施の形態10においては、図25に示すように、シールドエリア(第1の 領域)SAを、例えば9個のサブシールドエリア(第2の領域)SSA1~SS A9に等分割してている。ここでは各サブシールドエリアLA1~LA9の形状 および面積が等しい場合が例示されている。シールドエリアSAは、例えばチッ プ3の主面全体の場合もあるし、チップ3主面の配線領域(前記領域LAに相当 する)または回路領域のみの場合もある。図26は、図25のサブシールドエリ アSSA1に配置されたアクティブシールド用の配線5C,5Dを例示している。 図26のアクティブシールド用の配線5C,5Dは、前記図20で説明したのと 同じ櫛歯形状のものである。図27は、図25のサブシールドエリアSSA2に 配置されたアクティブシールド用の配線5Eを例示している。図27のアクティ ブシールド用の配線5日は、前記図22および図23で説明したのと同じ蛇行形 状のものである。図28は、図25のサブシールドエリアSSA3に配置された アクティブシールド用の配線(特定の配線、第1の配線)5Fを例示している。 図28のアクティブシールド用の配線5Fは、蛇行形状の配線が下層の信号配線 や素子等を覆い隠すように複雑に入り組んだような形状とされている。配線5F には、例えば低電位側の電源電圧(GND、例えばOV)または高電位側の電源 電圧(VCC、例えば1. 8V、3. 0V、5. 0V)が印加されている。図2.9 は、図25のサブシールドエリアSSA4に配置されたアクティブシールド用の 配線5C,5Eを例示している。図29のアクティブシールド用の配線5Cは、 前記図20で説明したのと同じ櫛歯形状のものであり、図29のアクティブシー ルド用の配線5mは前記図22、図23および図27で説明したのと同じ蛇行形 状のものである。配線5℃,5mは、下層の信号配線や素子等を覆い隠すように、 配線5Cの歯の部分が、配線5Eの凹状の隙間領域に入り込むような状態で配置 されている。このようにシールドエリアSAに種々の形状のアクティブシールド 用の配線5C,5D,5E,5Fを配置することにより、シールドシステムの解 読を難しくすることができ、シールドシステムの解除や動作回避を困難にできる ので、ICカードの情報解析をより困難にさせることができ、ICカードのセキ ュリティ性をさらに向上させることが可能となる。アクティブシールド用の配線

5

10

15

20

25

()

5

5C, 5D, 5E, 5Fは、同一配線層に配置しても良いし、互いに異なる配線層に配置しても良い。また、配線5C~5Fは、前記実施の形態8,9と同様に、配線5C~5Fの配線幅および配線間隔が、上記信号用の配線18の配線幅および配線間隔と同じ寸法(最小加工寸法)とされている。これにより、前記実施の形態8,9と同様にICカードの情報解析をより困難にさせることが可能となっている。加工検出回路20の構成や各配線5C~5Fに対する配置状態は前記実施の形態6~9と同じなので説明を省略する。

また、このようなアクティブシールド用の配線の形状は、下層の前記信号配線 や素子等を覆い隠せるような形状であれば良く、上記の形状に限定されるもので はなく種々変更可能である。また、各サブシールドエリアSSA1~SSA9に 10 配置されるアクティブシールド用の配線の形状は全て異なるようにしなければ ならない訳ではなく、異なるサブシールドエリアSSA1~SSA9に互いに同 じ形状のアクティブシールド用の配線が配置されていても良い。また、ここでは アクティブシールドのみについて述べたが前記実施の形態1~5等で説明した シールド機能を有する電源電圧用の配線5A,5BをサブシールドエリアSSA 15 1~SSA9毎に形状を変えて配置しても良い。また、サブシールドエリアSS A1~SSA9のいずれかにシールド機能を有する電源電圧用の配線5A,5B を配置し、それ以外のサブシールドエリアSSA1~SSA9にアクティブシー ルド用の配線を配置しても良い。これにより、シールドシステムの解読を難しく することができ、シールドシステムの解除や動作回避を困難にできるので、IC 20 カードの情報解析をより困難にさせることができ、ICカードのセキュリティ性 をさらに向上させることが可能となる。

図30および図31は、上記サブシールドエリアSSA1~SSA9に配置されるアクティブシールド用の配線の配置例を示している。図30は、サブシールドエリアSSA1にアクティブシールド用の配線5C,5Dの一対を1つ配置した場合を示している。図31は、サブシールドエリアSSA1にアクティブシールド用の配線5C,5Dの一対を複数配置した場合を示している。アクティブシールド用の配線5C,5Dの一対は、図31の上下に隣接する対同士が上下非対称に配置されているものと、上下対称に配置されているものとを混在させている。

これにより、シールドシステムの解読を難しくすることができ、シールドシステムの解除や動作回避を困難にできるので、ICカードの情報解析をより困難にさせることができ、ICカードのセキュリティ性をさらに向上させることができる。

なお、前記実施の形態 1~9 に開示したシールド夫々において、本実施の形態のように細分化された各領域毎に形状または手法の異なるシールドを配置することにより、ICカードの情報解析をさらに困難にさせることができ、ICカードのセキュリティ性をさらに向上させることができる。

(実施の形態11)

5

15

20

25

()

本実施の形態 1 1 では、アクティブシールド用の配線と、それに電気的に接続 10 される検出回路との平面位置関係を不規則にする場合を説明する。

アクティブシールドシステムを構成する加工検出回路は、アクティブシールド 用の配線に対してどこから接続しても構わないが、加工検出回路とそれが接続さ れるアクティブシールド用の配線との接続関係が解読され加工検出回路の位置 が判明してしまうと、シールド機能が発揮されないように加工検出回路が破壊さ れてしまう可能性がある。そこで、本実施の形態11においては、アクティブシ ールド用の配線と、それに電気的に接続される加工検出回路とが、各々の平面位 置関係が不規則になるように配置されている。図32は、それを例示している。 図32には、3つのサブシールドエリアSSA1, SSA3, SSAnと、その 各々に対応する3つの加工検出回路20a1, 20a2, 20a3 (20) とを 例示し、対応するサブシールドエリアと加工検出回路とに同じハッチングを付し た。最上の配線層 L 3 のサブシールドエリア S S A 1 に配置された所定のアクテ ィブシールド用の配線に接続される加工検出回路20alは、レイアウト層LO においてサブシールドエリアSSA1の直下ではなく、それとは別の不規則な平 面位置に配置されている。配線層L3の他のサブシールドエリアSSA3, SS An等についても同様に、その各々のアクティブシールド用の配線に接続される 加工検出回路20a2, 20anは、サブシールドエリアSSA3, SSAnの 配置位置に対して規則性を持たずにレイアウト層LOに配置されている。これに より、サブシールドエリアSSA1, SSA3, SSAnの各々のアクティブシ ールド用の配線と、その各々のアクティブシールド用の配線に電気的に接続され

5

15

20

25

た加工検出回路20(20a1, 20a3, 20an)との位置関係や接続関係の解読を困難にすることができ、シールドシステムの解除や動作回避を困難にできるので、ICカードの情報解析をより困難にさせることができ、ICカードのセキュリティ性をさらに向上させることが可能となる。

なお、前記実施の形態6~10の夫々において、本実施の形態のようにアクティブシールド用の配線と、それに電気的に接続される検出回路との平面位置関係を不規則にする配置を適用することにより、ICカードの情報解析をさらに困難にさせることができ、ICカードのセキュリティ性をさらに向上させることができる。

10 (実施の形態12)

本実施の形態12においては、所定のアクティブシールド用の配線に対して複 数の加工検出回路を電気的に接続する例を説明する。図33は、そのアクティブ シールドシステムの例を示している。ここには複数のサブシールドエリアSSA が配置されている。サブシールドエリアSSAは、上記サブシールドエリアSS A1~SSA9に相当する領域である。各サブシールドエリアSSAには、アク ティブシールド用の配線が配置されている。各サブシールドエリアSSAのアク ティブシールド配線の形状は同じでも異なっていても良い。各サブシールドエリ アSSAのアクティブシールド用の配線には複数の加工検出回路20が電気的 に接続されている。アクティブシールド用の配線および加工検出回路20は、レ イアウト層L0および主要な前記信号配線が配置された配線層と、アクティブシ ールド用の配線が配置された配線層との中間の配線層でランダムに接続されて いる。このアクティブシールド用の配線と加工検出回路20との接続関係は解読 困難なように複雑になっている。ここでは出来る限りサブシールドエリアSSA の面積を小さくし、各アクティブシールド用の配線を複数の加工検出回路20で 監視させる。複数の加工検出回路20で監視させることにより、1つの加工検出 回路20が破壊され無効にされたとしても別の加工検出回路20が動作するの で、ICカードの情報を保護することができる。また、サブシールドエリアSS Aの面積を小さくして細分化することにより、シールドエリアSA内における全 体的なシールド用の配線レイアウトや加工検出回路20との接続関係をより複

雑にできるので、シールドシステムの解読を困難にでき、ICカードのセキュリティ性を向上させることができる。

なお、前記実施の形態6~11の夫々において、本実施の形態のように所定の アクティブシールド用の配線に対して複数の加工検出回路を電気的に接続する 配置を適用することにより、ICカードの情報解析をさらに困難にさせることが でき、ICカードのセキュリティ性をさらに向上させることができる。

(実施の形態13)

5

10

15

20

25

本実施の形態13においては、アクティブシールド用の配線の電位を一定にしない場合の例について説明する。すなわち、アクティブシールド用の配線の電位を時間経過に従って変化させる例を説明する。

図34は、本実施の形態13のアクティブシールドシステムの一例の説明図を 示している。このシステムでは、チップ3に形成された電位供給回路25からア クティブシールド用の配線(図34では配線5Eを例示)に所定の電位が供給さ れるようになっている。電位供給回路25は、チップ3内に形成された独立した 発振器26からの同期信号に同期して一定時間毎に、アクティブシールド用の配 線5Eに供給される電位を変えるようになっている。また、発振器26の同期信 号は、同期信号配線27を通じて加工検出回路20にも伝送されるようになって いて、加工検出回路20側でも発振器26から送られてきた同期信号に合わせて 正否基準電位を変えるようになっている。正否基準電位は、加工検出回路20で 検出されたアクティブシールド用の配線5Eの検出電位が正しいか否かを判断 するときに比較対象となる基準の電位である。この正否基準電位と、上記検出電 位とが等しい(許容誤差を含む)場合に上記検出電位は正しいと判断される。す なわち、加工検出回路20では、所定時間に検出されたアクティブシールド用の 配線5Eの検出電位と、その所定時間に検出されるべき正否基準電位とを比較し、 各々の電位が異なることを検出すると、チップ3の集積回路にリセットをかけて 集積回路が動作できないようにすることで、ICカードの情報解析を阻止するよ うになっている。このようにアクティブシールド用の配線5Eの電位を変化させ ることにより、アクティブシールドシステムの解除や動作回避を困難にできるの で、ICカードの情報解析をより困難にさせることができ、ICカードのセキュ

リティ性をさらに向上させることが可能となる。なお、発振器26は、電源投入 時に動作するようになっている。

なお、前記実施の形態6~12の夫々において、本実施の形態のようにアクティブシールド用の配線の電位を一定にしない構成を適用することにより、ICカードの情報解析をさらに困難にさせることができ、ICカードのセキュリティ性をさらに向上させることができる。

(実施の形態14)

5

本実施の形態 1 4 は、アクティブシールド用の配線の電位を一定にせず、時間 経過に従って変化させる場合の他の例を説明する。

10 本実施の形態14においては、アクティブシールド用の配線の電位の切り換え 時間を不規則にする。図35は、本実施の形態14のアクティブシールドシステ ムの一例の説明図を示している。このシステムでは、乱数発生回路28から分周 回路29に伝送された信号により分周回路29をオン(ON)またはオフ(OF F) させることにより、発振器26から出力された同期信号の周波数を変えるよ 15 うになっている。すなわち、本実施の形態14では、発振器26から出力された 同期信号の周波数は、分周回路26を介することで、不規則的に変化するように なっている。電位供給回路25は、分周回路29からの同期信号に同期して、ア クティブシールド用の配線(図35では配線5Eを例示)に供給される電位を変 えるようになっている。したがって、本実施の形態14では、アクティブシール 20 ド用の配線5Eの電位が一定時間毎に変化するのではなく不規則な時間毎に変 化するようになっている。また、分周回路29からの同期信号は、同期信号配線 27を通じて加工検出回路20にも伝送されるようになっている。加工検出回路 20側では分周回路29から送られてきた同期信号に合わせて前記実施の形態 13で説明した正否基準電位を変えるようになっている。したがって、本実施の 25 形態14では、アクティブシールド用の配線5Eの電位が不規則に変化しても、 それに応じて加工検出回路20の正否基準電位を変えることができる。そして、 加工検出回路20では、所定時間に検出されたアクティブシールド用の配線5E の検出電位と、その所定時間に検出されるべき正否基準電位とを比較し、各々の 電位が異なることを検出すると、前記実施の形態13と同様に、チップ3の集積

5

10

15

20

25

. ...

回路にリセットをかけて集積回路が動作できないようにすることで、ICカードの情報解析を阻止するようになっている。このように、アクティブシールド用の配線5Eの電位変化のタイミングを不規則にすることにより、アクティブシールド用の配線5Eの電位変化のタイミングを読み取り難くすることができ、アクティブシールドシステムの解除や動作回避をより困難にできるので、ICカードの情報解析をより困難にさせることができ、ICカードのセキュリティ性をさらに向上させることが可能となる。また、本実施の形態14のアクティブシールドシステムと、前記実施の形態13のアクティブシールドシステムとを同一のチップ3に混在させて配置しても良い。これにより、チップ3内のアクティブシールドシステムの解読がさらに難しくなるので、ICカードのセキュリティ性をさらに向上させることが可能となる。

なお、前記実施の形態6~13の夫々において、本実施の形態のようにアクティブシールド用の配線の電位を一定にせず、時間経過に従って変化させる構成を 適用することにより、ICカードの情報解析をさらに困難にさせることができ、 ICカードのセキュリティ性をさらに向上させることができる。

(実施の形態15)

本実施の形態15は、アクティブシールド用の配線の電位を一定にせず、時間 経過に従って変化させる場合のさらに他の例を説明する。

本実施の形態15においては、アクティブシールド用の配線に所定の周波数の信号を流しておいて、その周波数の信号を検知できなかった時に、チップ3の集積回路が動作できないようにするようになっている。図36は、本実施の形態15の半導体装置のアクティブシールドシステムの一例を示している。発振器26で生成された所定の周波数の信号は、アクティブシールド用の配線(図36では配線5Eを例示)に伝送されている。加工検出器20は、アクティブシールド用の配線5Eに所定の周波数の信号が流れている間は何ら動作することなく、アクティブシールド用の配線5Eの電位が直流(DC)的にハイ(high)またはロウ(Low)に固定されるとそれを検出して、チップ3の集積回路にリセットをかけて集積回路が動作できないようにすることで、ICカードの情報解析を阻止するようになっている。本実施の形態15の場合は、前記実施の形態13,1

- 5

10

15

20

25

4で得られた効果の他に、以下の効果を得ることができる。すなわち、シールドシステムの構成が簡素で破壊され難い構成とされているので、アクティブシールドシステムの解除や動作回避をより困難にできるので、ICカードの情報解析をより困難にさせることができ、ICカードのセキュリティ性をさらに向上させることが可能となる。また、シールドシステムの構成が簡素なので、半導体装置の製造プロセスが複雑になることもない。さらに、前記実施の形態13,14に比べてアクティブシールドシステム用の素子や配線の配置面積を低減できる。また、本実施の形態15のアクティブシールドシステムと、前記実施の形態13,14のアクティブシールドシステムとを同一のチップ3に混在させて配置しても良い。これにより、チップ3内のアクティブシールドシステムの解読がさらに難しくなるので、ICカードのセキュリティ性をさらに向上させることが可能となる。なお、前記実施の形態6~14の夫々において、本実施の形態のようにアクティブシールド用の配線の電位を一定にせず、時間経過に従って変化させる構成を適用することにより、ICカードの情報解析をさらに困難にさせることができ、ICカードのセキュリティ性をさらに向上させることができる。

(実施の形態16)

本実施の形態16では、同一の配線層に異なるアクティブシールド用の配線を配置した場合を説明する。図37は、本実施の形態16のアクティブシールド用の配線5C,5D,5Eの配置の一例を示している。本実施の形態16では、チップ3の同一配線層に形状の異なるアクティブシールド用の配線5C,5D,5 Eが配置されている。配線5C,5D,5 Eの形状は、前記実施の形態8~10等で説明したのと同じである。また、配線5C,5Dの配置は前記実施の形態8,10等で説明したのと同じである。配線5Eは、配線5C,5Dの隣接間の隙間に配置され、下層の信号用の配線18や素子を覆い隠すように配置されている。配線5C,5D,5Eの各々には前記実施の形態8~10と同様に複数の加工検出回路20が電気的に接続されている。本実施の形態16においてもICカードのセキュリティ性を向上させることが可能となる。

なお、前記実施の形態6~15の夫々において、本実施の形態のように同一の 配線層に異なるアクティブシールド用の配線を配置した構成を適用することに

より、ICカードの情報解析をさらに困難にさせることができ、ICカードのセキュリティ性をさらに向上させることができる。

(実施の形態17)

5

10

15

25

1 1

本実施の形態17では、シールドエリアが複数のサブシールドエリアに細分化されている場合の他の例について説明する。図38は、シールド領域SAの一例の平面図を示している。なお、Xa1, Xa2, ・・・Xa6はX座標を示し、Ya1, Ya2, ・・・Ya6はY座標を示している。

本実施の形態17においても、シールドエリアSAが複数のサブシールドエリアSSAに細分化されている。ただし、各サブシールド領域SSAは、互いに面積が異なっており、形状も種々のものが不規則に配置されている。このため、シールドエリアSAのサブシールドエリアSSAの配置構成は、上下および左右が非対称となっている。各サブシールドエリアSSAには、前記実施の形態10と同様に互いに形状の異なるアクティブシールド用の配線が配置されている。これにより、アクティブシールドシステムの解読を難しくすることができるので、ICカードのセキュリティ性を向上させることが可能となる。

なお、前記実施の形態6~16の夫々において、本実施の形態のようにシールドエリアが複数のサブシールドエリアに細分化されている構成を適用することにより、ICカードの情報解析をさらに困難にさせることができ、ICカードのセキュリティ性をさらに向上させることができる。

20 (実施の形態18)

本実施の形態18では、シールドエリアが複数のサブシールドエリアに細分化 されている場合の他の例について説明する。

本実施の形態18では、ICカードを構成するチップ毎にあるいは半導体装置の製造毎にシールドエリアの細分化構成を変える。図39は、シールドエリアSAの一例の平面図を示している。図39でも前記図38と同様にシールドエリアSAが複数のサブシールドエリアSSAに細分化されているが、各サブシールドエリアSSAの形状や配置が前記図38と異なっている。本実施の形態18では、同じウエハの中でも、あるチップに対しては図38のシールドエリアSAを用い、他のチップに対しては図39のシールドエリアSAを用いる。あるいは、あるウ

エハ内の全てのチップに対しては、図38のシールドエリアSAを用い、他のウエハ内の全てのチップに対しては、図39のシールドエリアSAを用いる。このようにすることで、1つのチップのシールドシステムを解読したからといって他のチップのシールドシステムがそのまま解読できる訳でもなくなる。したがって、アクティブシールドシステムの解読を難しくすることができるので、ICカードのセキュリティ性を向上させることが可能となる。

なお、前記実施の形態6~17の夫々において、本実施の形態のようにシールドエリアが複数のサブシールドエリアに細分化されている構成を適用することにより、ICカードの情報解析をさらに困難にさせることができ、ICカードのセキュリティ性をさらに向上させることができる。

(実施の形態19)

本実施の形態19では、異なるシールドエリアを多層に重ねる場合の他の例について説明する。すなわち、図38および図39の各々のシールドエリアSAのアクティブシールド用の配線をチップ3の同一平面位置の異なる配線層に配置する。これにより、平面で見たときにアクティブシールド配線の重なり方をさらに複雑にすることができるので、アクティブシールドシステムの解説を難しくすることができる。このため、ICカードのセキュリティ性を向上させることが可能となる。

また、異なる配線層のアクティブシールド用の配線同士を、スルーホール等を通じて電気的に接続しても良い。スルーホールは、異なる配線層間に介在される層間絶縁膜に開口された微細な孔であり、その内部には接続導体が埋め込まれている。この場合に、そのスルーホールの配置位置をチップ毎に種々変えることにより、設計上およびプロセス上、比較的簡単な方法でアクティブシールドシステムの配線経路を変更することができる。すなわち、一見するとアクティブシールド用の配線の平面レイアウトは同じでも、スルーホールの配置の仕方の違いによりアクティブシールドシステムの配線経路は全く別のものになっている。しかも、スルーホールは微細なため平面で見ただけでは配線経路の探索が難しいので、アクティブシールドシステムの解読を難しくすることができる。したがって、ICカードのセキュリティ性を向上させることが可能となる。

10

15

20

なお、前記実施の形態6~18の夫々において、本実施の形態のように異なるシールドエリアを多層に重ねる構成を適用することにより、ICカードの情報解析をさらに困難にさせることができ、ICカードのセキュリティ性をさらに向上させることができる。

5 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることはいうまでもない。

例えば前記実施の形態 6,7においては、加工検出回路の加工検出用の配線が 切断された場合に加工検出が行われる場合について説明したが、これに限定され 10 るものではなく、例えばその加工検出用の配線が完全に切断されず一部が切断さ れ部分的に接続されている場合であっても、その加工によって加工検出用の配線 の電位が変動すること利用して、その電位変動を検出することで、集積回路をリ セット動作をさせるようにしても良い。

また、前記実施の形態 1 ~ 7 においては、チップ内の情報の授受をパッケージ 基板の裏面の電極を通じて行う、いわゆる接触型の I Cカードに本発明を適用した場合について説明したが、これに限定されるものではなく種々適用可能であり、例えばカード本体内にコイル(アンテナ)を備え、電波を利用してリーダライタ と非接触でデータの読み書きを行う、いわゆる非接触型の I Cカードに本発明を 適用することもできる。

20 また、前記実施の形態1~19の夫々を、他の前記実施の形態1~19の一つ 又は複数と組合わせることにより、ICカードの情報解析をさらに困難にさせる ことができ、ICカードのセキュリティ性をさらに向上させることができる。

また、前記実施の形態1~19は、図に示す配線構造に限定されず、5層~1 0層の金属多層配線構造で構成してもよいのは無論である。

25 以上の説明では主として本発明者によってなされた発明をその背景となった 利用分野である I Cカードに適用した場合について説明したが、それに限定され るものではなく、例えば情報を記憶する半導体装置を有するもの全般に適用できる。

このような本実施の形態をまとめると、半導体チップ3の集積回路に駆動電圧

を供給する電源電圧供給用の配線 5 A, 5 Bを、半導体チップ3の主面を覆うように配置し、半導体チップ3に記憶された情報を解析するために配線 5 A, 5 B を除去してしまうと集積回路が動作せず、情報解析ができないような構成としたものである。このように、半導体チップの上層に配置された所定の配線を除去または切断すると、前記半導体チップに記憶された情報を解析することが不可能となるようにしたことにより、半導体装置に記憶された情報のセキュリティ性を向上させることが可能となる。

また、配線 5 A, 5 B の加工を検出する加工検出回路 2 O を設ける。加工検出回路 2 O が配線 5 A, 5 B の加工を検出すると、集積回路にリセットをかけるように構成する。このような加工検出回路を設けたことにより、前記半導体チップに記憶された情報を解析することが不可能となるので、半導体装置に記憶された情報のセキュリティ性を向上させることが可能となる。

産業上の利用可能性

15 本発明は、例えば電子マネー、クレジットカード、携帯電話、有料衛星放送受信機、身分証明書、免許書、保険証、電子カルテ、電子乗車券、金融、流通、医療、交通、運輸または教育等における各種の情報を記憶する媒体として用いる半導体装置として有用であり、特にICカードに用いるのに適している。

請求の範囲

- 1. 以下の構成を有することを特徴とする半導体装置;
- (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
- 5 (b) 前記半導体チップの主面に形成された第2の素子、
 - (c) 前記半導体チップの主面上に配置された所望の信号配線、
 - (d) 前記第1、第2の素子の駆動に寄与する電源電圧用の配線であって、切断または除去しないと情報解析ができないように、前記所望の信号配線よりも上層に配置された電源電圧用の配線。
- 10 2. 以下の構成を有することを特徴とする半導体装置;
 - (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
 - (b) 前記半導体チップの主面に形成された第2の素子、
 - (c) 前記半導体チップの主面上に配置された所望の信号配線、
- (d) 前記第1、第2の素子の駆動に寄与する電源電圧用の配線であって、前記 15 所望の信号配線よりも上層に、前記半導体チップの主面を覆うように配置された 電源電圧用の配線。
 - 3. 以下の構成を有することを特徴とする半導体装置:
 - (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
 - (b) 前記半導体チップの主面に形成された第2の素子、
- 20 (c) 前記半導体チップの主面上に配置された所望の信号配線、
 - (d) 前記第1、第2の素子の駆動に寄与する電源電圧用の配線であって、前記所望の信号配線よりも上層に、前記所望の信号配線を覆うように部分的に配置された電源電圧用の配線。
 - 4. 請求項1、2または3記載の半導体装置において、
- 25 前記電源電圧用の配線は、切断または除去されると前記第1の素子または第2 の素子に対して電源電圧が供給されず回路が動作しないことを特徴とする半導体装置。
 - 5. 請求項1、2、3または4記載の半導体装置において、 前記電源電圧用の配線は、相対的に高い電源電圧を供給する高電位側の電源電

()

5

圧用の配線と、相対的に低い電源電圧を供給する低電位側の電源電圧用の配線と を有しており、

前記高電位側の電源電圧用の配線と、前記低電位側の電源電圧用の配線とは、 互いの隙間に介在されるように平面的にずれて配置されていることを特徴とす る半導体装置。

6. 請求項1、2、3、4または5記載の半導体装置において、

前記電源電圧用の配線は、相対的に高い電源電圧を供給する高電位側の電源電圧用の配線と、相対的に低い電源電圧を供給する低電位側の電源電圧用の配線とを有しており、

- 10 前記高電位側の電源電圧用の配線と、前記低電位側の電源電圧用の配線とは、 櫛歯状に形成され、その互いの歯がかみ合うように平面的に配置されていること を特徴とする半導体装置。
 - 7. 請求項1、2、3、4または5記載の半導体装置において、

前記電源電圧用の配線は、相対的に高い電源電圧を供給する高電位側の電源電 15 圧用の配線と、相対的に低い電源電圧を供給する低電位側の電源電圧用の配線と を有しており、

前記高電位側の電源電圧用の配線と、前記低電位側の電源電圧用の配線とは、 格子状に形成され、その互いの隙間に介在されるように平面的に配置されている ことを特徴とする半導体装置。

20 8. 請求項1、2、3または4記載の半導体装置において、

前記電源電圧用の配線は、相対的に高い電源電圧を供給する高電位側の電源電 圧用の配線と、相対的に低い電源電圧を供給する低電位側の電源電圧用の配線と を有しており、

前記高電位側の電源電圧用の配線と、前記低電位側の電源電圧用の配線とは、 25 ベタ配線とされていることを特徴とする半導体装置。

- 9. 以下の構成を有することを特徴とする半導体装置;
- (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
- (b) 前記半導体チップの主面上に配置された所望の信号配線、
- (c) 前記所望の信号配線の上層に配置された第1の配線が切断されると、それ

を検出して第1の素子の情報解析を不可能とする検出回路。

- 10. 以下の構成を有することを特徴とする半導体装置;
- (a) 半導体チップに形成された第1の配線、

で構成されていることを特徴とする半導体装置。

- (b) 前記第1の配線の電位変化を検出する検出回路。
- 5 11. 請求項9または10記載の半導体装置において、前記第1の配線は、電源 電圧用の配線であることを特徴とする半導体装置。
 - 12. 請求項11記載の半導体装置において、前記電源電圧用の配線は、相対的に高い電源電圧を供給する高電位側の電源電圧用の配線と、相対的に低い電源電圧を供給する低電位側の電源電圧用の配線とを有していることを特徴とする半導体装置。
- 13. 請求項11または12記載の半導体装置において、前記電源電圧用の配線は、1本の配線が前記所望の信号配線を覆うように所定の形状に配置されること
- 14. 請求項11または12記載の半導体装置において、前記電源電圧用の配線 は、切断されると切断された配線同士が完全に絶縁されるように1本の配線で構成されていることを特徴とする半導体装置。
 - 15. 請求項9~14のいずれか1項に記載の半導体装置において、前記検出回路は、前記半導体チップの主面内に分散配置されていることを特徴とする半導体装置。
- 20 16. 請求項15記載の半導体装置において、前記検出回路は、前記半導体チップの主面の回路ブロック領域に配置されていることを特徴とする半導体装置。
 - 17. 請求項15または16記載の半導体装置において、前記検出回路は、前記半導体チップの主面の配線領域に配置されていることを特徴とする半導体装置。
 - 18. 請求項12~14のいずれか1項に記載の半導体装置において、前記電源
- 25 電圧用の配線は、前記検出回路を駆動するための電源電圧を供給する電源電圧用 の配線とは異なることを特徴とする半導体装置。 *
 - 19. 請求項9~18のいずれか1項に記載の半導体装置において、前記検出回路のうち、所定の検出回路の入力配線は、他の検出回路の電源電圧用の配線とされていることを特徴とする半導体装置。

10

]

- 20. 以下の構成を有することを特徴とする半導体装置;
- (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
- (b) 前記半導体チップの主面に形成された第2の素子、
- (c) 前記半導体チップの主面上に配置された所望の信号配線、
- 5 (d) 前記第1、第2の素子の駆動に寄与する電源電圧用の配線であって、切断されると前記第1,第2の素子が駆動しないように、切断された配線同士が完全に絶縁されるように1本の配線で構成され、前記所望の信号配線を覆うように、その所望の信号配線よりも上層に配置された電源電圧用の配線。
 - 21. 以下の構成を有することを特徴とする I Cカード;
- 10 (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
 - (b) 前記半導体チップの主面に形成された第2の素子、
 - (c) 前記半導体チップの主面上に配置された所望の信号配線、
 - (d) 前記第1、第2の素子の駆動に寄与する電源電圧用の配線であって、切断または除去しないと情報解析できないように、前記所望の信号配線よりも上層に
- 15 配置された電源電圧用の配線、
 - (e) 前記半導体チップを封止するパッケージ、
 - (f) 前記パッケージを溝内に収容する板状のカード本体。
 - 22. 以下の構成を有することを特徴とする I Cカード;
 - (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
- 20 (b) 前記半導体チップの主面に形成された第2の素子、
 - (c) 前記半導体チップの主面上に配置された所望の信号配線、
 - (d) 前記第1、第2の素子の駆動に寄与する電源電圧用の配線であって、前記 所望の信号配線よりも上層に、前記半導体チップの主面を覆うように配置された 電源電圧用の配線、
- 25 (e) 前記半導体チップを封止するパッケージ、
 - (f) 前記パッケージを溝内に収容する板状のカード本体。
 - 23. 以下の構成を有することを特徴とする I Cカード;
 - (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
 - (b) 前記半導体チップの主面に形成された第2の素子、

- (c) 前記半導体チップの主面上に配置された所望の信号配線、
- (d) 前記第1、第2の素子の駆動に寄与する電源電圧用の配線であって、前記所望の信号配線よりも上層に、前記所望の信号配線を覆うように部分的に配置された電源電圧用の配線、
- 5 (e) 前記半導体チップを封止するパッケージ、
 - (f) 前記パッケージを溝内に収容する板状のカード本体。
 - 24. 以下の構成を有することを特徴とする I Cカード:
 - (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
 - (b) 前記半導体チップの主面に形成された第2の素子、
- 10 (c) 前記半導体チップの主面上に配置された所望の信号配線、
 - (d) 前記第1、第2の素子の駆動に寄与する電源電圧用の配線であって、前記電源電圧用の配線は、切断または除去されると第1の素子または第2の素子に対して電源電圧が供給されず回路が動作しないことを特徴とするICカード。
 - 25. 請求項21、22、23または24記載のICカードにおいて、
- 15 前記電源電圧用の配線は、相対的に高い電源電圧を供給する高電位側の電源電 圧用の配線と、相対的に低い電源電圧を供給する低電位側の電源電圧用の配線と を有しており、

前記高電位側の電源電圧用の配線と、前記低電位側の電源電圧用の配線とは、 互いの隙間に介在されるように平面的にずれて配置されていることを特徴とす るICカード。

- 26. 請求項21、22、23、24または25記載のICカードにおいて、 前記電源電圧用の配線は、相対的に高い電源電圧を供給する高電位側の電源電 圧用の配線と、相対的に低い電源電圧を供給する低電位側の電源電圧用の配線と を有しており、
- 25 前記高電位側の電源電圧用の配線と、前記低電位側の電源電圧用の配線とは、 櫛歯状に形成され、その互いの歯がかみ合うように平面的に配置されていること を特徴とする I Cカード。
 - 27. 請求項21、22、23、24または25記載のICカードにおいて、 前記電源電圧用の配線は、相対的に高い電源電圧を供給する高電位側の電源電

20

()

()

圧用の配線と、相対的に低い電源電圧を供給する低電位側の電源電圧用の配線と を有しており、

前記高電位側の電源電圧用の配線と、前記低電位側の電源電圧用の配線とは、 格子状に形成され、その互いの隙間に介在されるように平面的に配置されている ことを特徴とするICカード。

28. 請求項21、22または23記載のICカードにおいて、

前記電源電圧用の配線は、相対的に高い電源電圧を供給する高電位側の電源電圧用の配線と、相対的に低い電源電圧を供給する低電位側の電源電圧用の配線とを有しており、

- 10 前記高電位側の電源電圧用の配線と、前記低電位側の電源電圧用の配線とは、 ベタ配線とされていることを特徴とするICカード。
 - 29. 以下の構成を有することを特徴とする I Cカード;
 - (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
 - (b) 前記半導体チップの主面に形成された第2の素子、
- 15 (c)前記半導体チップの主面上に配置された所望の信号配線、
 - (d) 前記所望の信号配線の上層に配置された第1の配線が切断されると、それ を検出して第1の素子の情報解析を不可能とする検出回路、
 - (e) 前記半導体チップを封止するパッケージ、
 - (f) 前記パッケージを溝内に収容する板状のカード本体。
- 20 30.以下の構成を有することを特徴とするICカード;
 - (a) 半導体チップに形成された第1の配線、
 - (b) 前記第1の配線の電位変化を検出する検出回路、
 - (c) 前記半導体チップを封止するパッケージ、
 - (d)前記パッケージを溝内に収容する板状のカード本体。
- 25 31. 請求項29または30記載のICカードにおいて、前記第1の配線は、電源電圧用の配線であることを特徴とするICカード。
 - 32. 請求項31記載のICカードにおいて、前記電源電圧用の配線は、相対的に高い電源電圧を供給する高電位側の電源電圧用の配線と、相対的に低い電源電圧を供給する低電位側の電源電圧用の配線とを有していることを特徴とするI

Cカード。

}

10

20

()

- 33. 請求項31または32記載のICカードにおいて、前記電源電圧用の配線は、一本の配線が前記所望の信号配線を覆うように所定の形状に配置されることで構成されていることを特徴とするICカード。
- 5 34. 請求項31または32記載のICカードにおいて、前記電源電圧用の配線は、切断されると切断された配線同士が完全に絶縁されるように一本の配線で構成されていることを特徴とするICカード。
 - 35. 請求項29~34のいずれか1項に記載のICカードにおいて、前記検出回路は、前記半導体チップの主面内に分散配置されていることを特徴とするICカード。
 - 36. 請求項35記載のICカードにおいて、前記検出回路は、前記半導体チップの主面の回路ブロック領域に配置されていることを特徴とするICカード。
 - 37. 請求項35記載のICカードにおいて、前記検出回路は、前記半導体チップの主面の配線領域に配置されていることを特徴とするICカード。
- 15 38. 請求項31~34のいずれか1項に記載のICカードにおいて、前記電源 電圧用の配線は、前記検出回路を駆動するための電源電圧を供給する電源電圧用 の配線とは異なることを特徴とするICカード。
 - 39. 請求項29~38のいずれか1項に記載のICカードにおいて、前記検出 回路のうち、所定の検出回路の入力配線は、他の検出回路の電源電圧用の配線と されていることを特徴とするICカード。
- 4 0. 以下の構成を有することを特徴とする I Cカード;
 - (a) 半導体チップの主面に形成され、情報の記憶に寄与する第1の素子、
 - (b) 前記半導体チップの主面に形成された第2の素子、
 - (c) 前記半導体チップの主面上に配置された所望の信号配線、
- 25 (d) 前記第1、第2の素子の駆動に寄与する電源電圧用の配線であって、切断されると前記第1,第2の素子が駆動しないように、切断された配線同士が完全に絶縁されるように1本の配線で構成され、前記所望の信号配線を覆うように、その所望の信号配線よりも上層に配置された電源電圧用の配線、
 - (e) 前記半導体チップを封止するパッケージ、

.

- (f) 前記パッケージを溝内に収容する板状のカード本体。
- 41. 半導体チップの集積回路に駆動電圧を供給する電源電圧供給用の配線を、 前記配線が除去されると集積回路が動作しないように構成したことを特徴とす る半導体装置。
- 5 **42.** 半導体チップの集積回路に駆動電圧を供給する電源電圧供給用の配線の加工を検出する検出回路を有することを特徴とする半導体装置。
 - 43. 以下の構成を有することを特徴とする半導体装置;
 - (a) 半導体チップの主面上に配置された第1の領域、
 - (b) 前記第1の領域に配置された第1の配線、
- 10 (c) 前記第1の配線の加工を検出する検出回路。
 - 44.請求項43記載の半導体装置において、前記第1の配線が配置された配線層とは異なる配線層に、前記第1の配線に対して平面的に重なるように前記第1の領域に前記半導体チップの集積回路の駆動に寄与する電源電圧用の配線を配置したことを特徴とする半導体装置。
- 15 45. 請求項44記載の半導体装置において、前記電源電圧用の配線のパターンの隣接間の隙間に該当する平面位置に、前記第1の配線のパターンを配置したことを特徴とする半導体装置。
 - 46. 請求項43、44または45記載の半導体装置において、前記第1の領域に形状の異なる前記第1の配線を配置し、その各々の第1の配線を同一の配線層に配置したことを特徴とする半導体装置。
 - 47. 請求項46記載の半導体装置において、前記第1の配線のパターンの隣接間の隙間に、他の第1の配線のパターンが介在されるように、前記形状の異なる前記第1の配線を配置したことを特徴とする半導体装置。
- 48.請求項43、44、45または46記載の半導体装置において、前記第1 25 の領域は複数の第2の領域に分けられており、その各々の第2の領域に配置され た前記第1の配線の形状が互いに異なることを特徴とする半導体装置。
 - 49. 請求項43、44、45または46記載の半導体装置において、前記第1 の領域は複数の第2の領域に分けられており、前記複数の第2の領域のうちの所 定の第2の領域に配置された第1の配線と、他の第2の領域に配意された第1の

配線とは形状が異なることを特徴とする半導体装置。

- 50. 請求項43、44、45、46または47記載の半導体装置において、前記第1の領域は複数の第2の領域に分けられており、前記複数の第2の領域の所定の第2の領域に前記第1の配線を配置し、他の第2の領域に前記他の第2の領域を覆うように前記半導体チップの集積回路の駆動に寄与する電源電圧用の配線を配置したことを特徴とする半導体装置。
- 51. 請求項50記載の半導体装置において、前記第1の配線と、前記電源電圧 用の配線とを同一の配線層に配置したことを特徴とする半導体装置。
- 52.請求項43~51のいずれか1項に記載の半導体装置において、前記第1 10 の配線に対して複数の前記検出回路を電気的に接続したことを特徴とする半導 体装置。
 - 53. 請求項43~52のいずれか1項に記載の半導体装置において、前記検出 回路を、その検出回路が接続される第1の配線の位置に対して不規則な位置に配 置したことを特徴とする半導体装置。
- 15 54. 請求項43~53のいずれか1項に記載の半導体装置において、前記第1 の配線の幅および配線ピッチを、前記半導体チップの集積回路を構成する配線の 幅およびピッチと同様としたことを特徴とする半導体装置。
 - 55. 請求項43~54のいずれか1項に記載の半導体装置において、前記第1の配線の電位を変化させたことを特徴とする半導体装置。
- 20 56. 請求項43~55のいずれか1項に記載の半導体装置において、前記第1 の配線の電位を不規則的に変化させたことを特徴とする半導体装置。
 - 57. 請求項43~54のいずれか1項に記載の半導体装置において、前記第1の配線に所定の周波数の信号を流し、その所定の周波数の信号を前記検出回路で検知させるようにしたことを特徴とする半導体装置。
- 25 58. 請求項43~57のいずれか1項に記載の半導体装置において、前記第1 の配線は、前記半導体チップの集積回路を構成する所望の信号配線よりも上層の 配線層に配置されていることを特徴とする半導体装置。
 - 59. 以下の構成を有することを特徴とする半導体装置:
 - (a) 半導体チップの主面上に配置された第1の領域、

- (b) 前記第1の領域を分けることで形成される複数の第2の領域、
- (c) 前記複数の第2の領域のうちの所定の第2の領域に配置された第1の配線、
- (d)前記半導体チップの集積回路の駆動に寄与する電源電圧用の配線であって、 前記複数の第2の領域のうちの他の第2の領域を覆うように、前記他の第2領域 に配置された電源電圧用の配線、
 - (e) 前記第1の配線の加工を検出する検出回路。
- 60.以下の構成を有することを特徴とする半導体装置;
- (a) 半導体チップの主面上に配置された第1の領域、
- (b) 前記第1の領域に配置された第1の配線、
- 10 (c) 前記半導体チップの集積回路の駆動に寄与する電源電圧用の配線であって、 前記第1の配線が配置された配線層とは異なる配線層に、前記第1の配線と平面 的に重なるように前記第1の領域に配置された電源電圧用の配線、
 - (d) 前記第1の配線の加工を検出する検出回路。
 - 61. 半導体装置において、
- 15 (a) 半導体チップの主面上に配置された第1の領域、
 - (b) 前記第1の領域に配置された第1の配線、
 - (c) 前記第1の配線の加工を検出する検出回路を有し、

前記第1の配線には、複数の前記検出回路が電気的に接続されていることを特 徴とする半導体装置。

- 20 62. 請求項61記載の半導体装置において、前記複数の検出回路の前記第1の 配線に対する接続位置を不規則にしたことを特徴とする半導体装置。
 - 63. 半導体装置において、
 - (a) 半導体チップの主面上に配置された第1の領域、
 - (b) 前記第1の領域に配置された第1の配線、
- 25 (c) 前記第1の配線の加工を検出する検出回路を有し、

前記第1の領域には、形状の異なる前記第1の配線が配置されていることを特徴とする半導体装置。

64. 請求項63記載の半導体装置において、前記形状の異なる第1の配線は、 前記第1の領域の同一領域内に混在して配置されていることを特徴とする半導

体装置。

- 65. 請求項63記載の半導体装置において、前記形状の異なる第1の配線は、 前記第1の領域の異なる領域に配置されていることを特徴とする半導体装置。
- 66. 半導体装置において、
- 5 (a) 半導体チップの主面上に配置された第1の領域、
 - (b) 前記第1の領域を分けることで形成される複数の第2の領域、
 - (c) 前記複数の第2の領域毎に配置された第1の配線、
 - (d) 前記第1の配線の加工を検出する検出回路を有し、

前記検出回路は、その検出回路が接続された第1の配線を有する第2の領域と

- 10 の位置関係が不規則となるように配置されていることを特徴とする半導体装置。
 - 67. 半導体装置において、
 - (a) 半導体チップの主面上に配置された第1の領域、
 - (b) 前記第1の領域に配置された第1の配線、
 - (c) 前記第1の配線の加工を検出する検出回路を有し、
- 15 前記第1の配線の幅および配線ピッチを、前記半導体チップの集積回路を構成 する配線の幅および配線ピッチと同様にしたことを特徴とする半導体装置。
 - 68. 半導体装置において、
 - (a) 半導体チップの主面上に配置された第1の領域、
 - (b) 前記第1の領域に配置された第1の配線、
- 20 (c) 前記第1の配線の加工を検出する検出回路を有し、 前記第1の配線の電位を変化させたことを特徴とする半導体装置。
 - 69. 半導体装置において、
 - (a) 半導体チップの主面上に配置された第1の領域、
 - (b) 前記第1の領域に配置された第1の配線、
- 25 (c) 前記第1の配線の加工を検出する検出回路を有し、


前記第1の配線の電位を不規則的に変化させたことを特徴とする半導体装置。


- 70. 半導体装置において、
- (a) 半導体チップの主面上に配置された第1の領域、
- (b) 前記第1の領域に配置された第1の配線、

Ť


(c) 前記第1の配線の加工を検出する検出回路を有し、


前記第1の配線に所定の周波数の信号を流し、その所定の周波数の信号を前記 検出回路で検知させるようにしたことを特徴とする半導体装置。






Ø 3






()










(





⊠ 8 **BPE** BPC -**BPF** BPD -- 5A 5B -BPB ~ - BPA

3S


٠,

()






2 11



()

PCT/JP02/06577 WO 03/015169



2 13





図 14

		N1	N2	N3	N4	OUT
M1	通常	L	Н	L	Н	L
M2	VCC切断		L	Н	L	Н
M3	GND切断	Н			L	Н










図 17








2 19















24











22/32



















27/32

Z 34







図 35





36














INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/06577

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ H01L27/04, H01L21/3205, G06K19/00, G06F12/14, H01L27/10, B42D15/10

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ H01L27/04, H01L21/3205, G06K19/00, G06F12/14, H01L27/10, B42D15/10

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2002

Kokai Jitsuyo Shinan Koho 1971-2002 Jitsuyo Shinan Toroku Koho 1996-2002

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 9-17956 A (Kabushiki Kaisha LE Tech), 17 January, 1997 (17.01.97), Full text; Figs. 6 to 7 (Family: none)	1-4,8,41 5-7,11-14, 18,20-28,31- 34,38,40,42
A		19,39
X Y	WO 00/28399 A1 (Infineon Technologies AG), 18 May, 2000 (18.05.00), Full text; Figs. 1 to 4 & JP 2002-529928 A Full text; Figs. 1 to 4	9,10,15-17, 29,30,35-37, 43,44,46,47, 50-52,54-64, 67-70 5-7,21-28,
_		31-34,38,40, 45
A		19,39,48,49, 53,65,66

"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 30 September, 2002 (30.09.02) Date of mailing of the international search report 15 October, 2002 (15.10.02)				
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 30 September, 2002 (30.09.02) Date of mailing of the international search report 15 October, 2002 (15.10.02)	×	Further documents are listed in the continuation of Box C.		See patent family annex.
considered to be of particular relevance earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 30 September, 2002 (30.09.02) "X" document of particular relevance; the claimed invention can considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention can considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of mailing of the international search report 15 October, 2002 (15.10.02)	٠	Special categories of cited documents:	"T"	later document published after the international filing date or
"E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 30 September, 2002 (30.09.02) "X" document of particular relevance; the claimed invention cannot considered novel or cannot be considered to involve an invention cannot co	"A"	document defining the general state of the art which is not		priority date and not in conflict with the application but cited to
date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 30 September, 2002 (30.09.02) considered novel or cannot be considered to involve an invertive step when the document is taken alone document of particular relevance; the claimed invention cannot considered to involve an invertive step when the document of particular relevance; the claimed invention cannot considered to involve an invertive step when the document of particular relevance; the claimed invention cannot considered to involve an invertive step when the document of particular relevance; the claimed invention cannot considered to involve an invertive step when the document of particular relevance; the claimed invention cannot considered to involve an invertive step when the document of particular relevance; the claimed document is document of particular relevance; the claimed invention cannot considered to involve an invertive step when the document of particular relevance; the claimed document is document of particular relevance; the claimed document is document of particular relevance; the claimed invention cannot considered to involve an invertive step when the document of particular relevance; the claimed document of particular relevance	l			
cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 30 September, 2002 (30.09.02) "Y" document of particular relevance; the claimed invention can considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family "A" document of particular relevance; the claimed invention can considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family 10 Date of mailing of the international search report 15 October, 2002 (15.10.02)	"E"	•	"X"	document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive
special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 30 September, 2002 (30.09.02) Date of mailing of the international search 15 October, 2002 (15.10.02)	"L"	document which may throw doubts on priority claim(s) or which is		step when the document is taken alone
"O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 30 September, 2002 (30.09.02) Date of mailing of the international search report 15 October, 2002 (15.10.02)			"Y"	document of particular relevance; the claimed invention cannot be
means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 30 September, 2002 (30.09.02) Date of mailing of the international search 15 October, 2002 (15.10.02)				
Date of the actual completion of the international search 30 September, 2002 (30.09.02) Date of mailing of the international search 15 October, 2002 (15.10.02)	1	. ,		
30 September, 2002 (30.09.02) 15 October, 2002 (15.10.02)	"P"		"&"	
30 September, 2002 (30.09.02) 15 October, 2002 (15.10.02)	Date	of the actual completion of the international search	Date	of mailing of the international search report
	1	•		·
		30 September, 2002 (30.03.02)	i .	13 October, 2002 (15.10.02)
Name and mailing address of the ISA/ Authorized officer	Nam	e and mailing address of the ISA/	Auth	norized officer
Japanese Patent Office				
	l	aupania radana diria	l	•
Facsimile No. Telephone No.	Facsimile No.		Tele	phone No.

Form PCT/ISA/210 (second sheet) (July 1998)

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/06577

	101	70102700377
C (Continua	tion). DOCUMENTS CONSIDERED TO BE RELEVANT	
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 86/03861 Al (NCR Corp.), 03 July, 1986 (03.07.86), Full text; Figs. 1 to 11 & JP 62-501242 A Full text; Figs. 1 to 11 & US 4593384 A & CA 1238716 A & DE 3576006 C	11-14,18,20, 31-34,38,40, 42
x	JP 2000-76140 A (Nippon Telegraph And Telephone Corp.), 14 March, 2000 (14.03.00), Full text; Figs. 1 to 6 (Family: none)	9,10,15-17, 29,30,35-37, 43,52,58,60, 61
Y	<pre>JP 3-8360 A (Toshiba Corp.), 16 January, 1991 (16.01.91), Full text; Figs. 1 to 3 (Family: none)</pre>	6,26,45
Y	JP 3-218633 A (Matsushita Electronics Corp.), 26 September, 1991 (26.09.91), Full text; Figs. 1 to 2 (Family: none)	7,27

Form PCT/ISA/210 (continuation of second sheet) (July 1998)

A. 発明の風する分野の分類(国際特許分類 (IPC))

Int. Cl' H01L27/04, H01L21/3205, G06K19/00, G06F12/14 H01L27/10, B42D15/10

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' H01L27/04, H01L21/3205, G06K19/00, G06F12/14 H01L27/10, B42D15/10

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2002年

日本国登録実用新案公報

1994-2002年

日本国実用新案登録公報

1996-2002年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP 9-17956 A (株式会社エルイーテック) 1997.01.17,全文,図6-7 (ファミリーなし)	1-4, 8, 41
Y		5-7, 11-14, 18 20-28, 31-34, 38, 40, 42
A		19, 39

X C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

様式PCT/ISA/210 (第2ページ) (1998年7月)

C (続き).	関連すると認められる文献	
引用文献の	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する・。
カテゴリー* X	WO 00/28399 A1 (INFINEON TECHNOLOGIES AG) 2000.05.18,全文,図1-4 & JP 2002-529928 A,全文,図1-4	9, 10, 15-17; 29, 30, 35-37, 43, 44, 46, 47, 50-52, 54-64, 67-70
A A		5-7, 21-28, 31-34, 38, 40, 45 19, 39, 48, 49, 53, 65, 66
Y	WO 86/03861 A1 (NCR CORPORATION) 1986.07.03,全文,図1-11 & JP 62-501242 A,全文,図1-11 & US 4593384 A & EP 207126 A & CA 1238716 A & DE 3576006 C	11-14, 18, 20, 31-34, 38, 40, 42
X	JP 2000-76140 A (日本電信電話株式会社) 2000.03.14,全文,図1-6 (ファミリーなし)	9, 10, 15-17, 29, 30, 35-37, 43, 52, 58, 60, 61
Y	JP 3-8360 A (株式会社東芝) 1991.01.16,全文,第1-3図(ファミリーなし)	6, 26, 45
Y	JP 3-218633 A(松下電子工業株式会社) 1991.09.26,全文,第1-2図(ファミリーなし)	7, 27

様式PCT/ISA/210(第2ページの続き)(1998年7月)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
 □ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
 □ FADED TEXT OR DRAWING
 □ BLURRED OR ILLEGIBLE TEXT OR DRAWING
 □ SKEWED/SLANTED IMAGES
 □ COLOR OR BLACK AND WHITE PHOTOGRAPHS
 □ GRAY SCALE DOCUMENTS
 □ LINES OR MARKS ON ORIGINAL DOCUMENT

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

THIS PAGE BLANK (USPTO)